EEPW首頁(yè) >>
主題列表 >>
verilog-hdl
verilog-hdl 文章 進(jìn)入verilog-hdl技術(shù)社區(qū)
Verilog HDL獨(dú)家程序設(shè)計(jì)經(jīng)驗(yàn)分享
- 對(duì)于Verilog HDL的初學(xué)者，經(jīng)常會(huì)對(duì)語(yǔ)法中的幾個(gè)容易混淆的地方產(chǎn)生困惑。下面列出幾個(gè)常見(jiàn)問(wèn)題和解決它們的小竅門(mén)。1.“=”和“=”的區(qū)分方法前面的內(nèi)容已經(jīng)從原理上解釋了阻塞(=)和非阻塞(=
- 關(guān)鍵字： Verilog HDL 家 程序設(shè)計(jì)
U盤(pán)SoC的設(shè)計(jì)與實(shí)現(xiàn)
- 設(shè)計(jì)和實(shí)現(xiàn)了U盤(pán)SoC。本系統(tǒng)包括USB CORE和已驗(yàn)證過(guò)的CPU核、Nandflash、UDC_Control等模塊，模塊間通過(guò)總線進(jìn)行通信。其中USB CORE為本文設(shè)計(jì)的重點(diǎn)，用Verilog HDL語(yǔ)言實(shí)現(xiàn)，同時(shí)并為此設(shè)計(jì)搭建了功能完備的Modelsim仿真環(huán)境，進(jìn)行了仿真驗(yàn)證。
- 關(guān)鍵字： U盤(pán) 片上系統(tǒng) USB Verilog HDL
基于SATAII協(xié)議的CRC32并行算法的研究
- 在介紹CRC校驗(yàn)原理和傳統(tǒng)CRC32串行比特算法的基礎(chǔ)上，由串行比特型算法推導(dǎo)出一種CRC32并行算法、并結(jié)合SATAⅡ協(xié)議的要求，完成了SATAⅡ主控制器設(shè)計(jì)中CRC生成與校驗(yàn)?zāi)K的設(shè)計(jì)。最后通過(guò)在ISE平臺(tái)上編寫(xiě)Verilog硬件描述語(yǔ)言，對(duì)SATA協(xié)議中幀結(jié)構(gòu)數(shù)據(jù)進(jìn)行仿真，驗(yàn)證該CRC32并行算法能夠滿足SATA接口實(shí)時(shí)處理的要求。
- 關(guān)鍵字： CRC32 并行算法 SATA Verilog
verilog-hdl介紹
您好，目前還沒(méi)有人創(chuàng)建詞條verilog-hdl!
歡迎您創(chuàng)建該詞條，闡述對(duì)verilog-hdl的理解，并與今后在此搜索verilog-hdl的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對(duì)verilog-hdl的理解，并與今后在此搜索verilog-hdl的朋友們分享。 創(chuàng)建詞條
verilog-hdl電路
verilog-hdl相關(guān)帖子
verilog-hdl資料下載
verilog-hdl專欄文章
熱門(mén)主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473