fsp:fpga-pcb 文章 進入fsp:fpga-pcb技術社區(qū)
256級灰度LED點陣屏顯示原理及基于FPGA的電路設計
- 摘 要：本文提出了一種LED點陣屏實現(xiàn)256級灰度顯示的新方法。詳細分析了其工作原理。并依據(jù)其原理，設計出了基于FPGA 的控制電路。關鍵詞：256級灰度；LED點陣屏；FPGA；電路設計 引言256級灰度LED點陣屏在很多領域越來越顯示出其廣闊的應用前景，本文提出一種新的控制方式，即逐位分時控制方式。隨著大規(guī)?？删幊踢壿嬈骷某霈F(xiàn)，由純硬件完成的高速、復雜控制成為可能。 逐位分時點亮工作原理所謂逐位分時點亮，即從一個字節(jié)數(shù)據(jù)中依次提取出一位數(shù)據(jù)，分8次點亮對應的像
- 關鍵字： 256級灰度 FPGA LED點陣屏 電路設計 發(fā)光二極管 LED
PCB布線設計(之四)
- AD轉換器的精度和分辨率增加時使用的布線技巧最初，模數(shù)(A/D)轉換器起源于模擬范例，其中物理硅的大部分是模擬。隨著新的設計拓撲學發(fā)展，此范例演變?yōu)?，在低速A/D轉換器中數(shù)字占主要部分。盡管A/D轉換器片內由模擬占主導轉變?yōu)橛蓴?shù)字占主導，PCB的布線準則卻沒有改變。當布線設計人員設計混合信號電路時，為實現(xiàn)有效布線，仍需要關鍵的布線知識。本文將以逐次逼近型A/D轉換器和∑-△型A/D轉換器為例，探討A/D轉換器所需的PCB布線策略。 圖1. 12位CMOS逐次逼近型A/D轉換器的方框圖。此轉換器使用了由電容
- 關鍵字： pcb PCB 電路板
PCB布線設計(之三)
- 寄生元件危害最大的情況印刷電路板布線產(chǎn)生的主要寄生元件包括：寄生電阻、寄生電容和寄生電感。例如：PCB的寄生電阻由元件之間的走線形成；電路板上的走線、焊盤和平行走線會產(chǎn)生寄生電容；寄生電感的產(chǎn)生途徑包括環(huán)路電感、互感和過孔。當將電路原理圖轉化為實際的PCB時，所有這些寄生元件都可能對電路的有效性產(chǎn)生干擾。本文將對最棘手的電路板寄生元件類型 — 寄生電容進行量化，并提供一個可清楚看到寄生電容對電路性能影響的示例。 圖1 在PCB上布兩條靠近的走線，很容易產(chǎn)生寄生電容。由于這種寄生電容的存在，在一條走線上的快
- 關鍵字： pcb PCB 電路板
PCB布線設計(之二)
- 工程領域中的數(shù)字設計人員和數(shù)字電路板設計專家在不斷增加，這反映了行業(yè)的發(fā)展趨勢。盡管對數(shù)字設計的重視帶來了電子產(chǎn)品的重大發(fā)展，但仍然存在，而且還會一直存在一部分與模擬或現(xiàn)實環(huán)境接口的電路設計。模擬和數(shù)字領域的布線策略有一些類似之處，但要獲得更好的結果時，由于其布線策略不同，簡單電路布線設計就不再是最優(yōu)方案了。本文就旁路電容、電源、地線設計、電壓誤差和由PCB布線引起的電磁干擾(EMI)等幾個方面，討論模擬和數(shù)字布線的基本相似之處及差別。 模擬和數(shù)字布線策略的相似之處旁路或去耦電容在布線時，模擬器件
- 關鍵字： pcb PCB 電路板
PCB需求轉慢跑 軟板價格有壓力
- 印刷電路板PCB市場自一季度下旬需求轉向慢跑之后，一度呈現(xiàn)供不應求的PCB市場在3、4月份出貨量開始出現(xiàn)下滑。來自深圳現(xiàn)貨市場的行情顯示，F(xiàn)PC(軟板)市場因近期價格壓力增大，一季度至今市場出貨表現(xiàn)都不盡如人意，業(yè)者因此猜測，二季度軟板營收將可能出現(xiàn)短暫回落。 PCB需求轉向慢跑后，經(jīng)銷商猜測，主要原因應是景氣高峰后的暫時性回落，并非PCB產(chǎn)業(yè)萎靡的出貨表現(xiàn)，今年下半年PCB需求旺季仍會按時來臨。業(yè)者分析，今年第一季度軟板需求不如預期，一部分原因也是因為新興廠商陸
- 關鍵字： PCB PCB 電路板
基于AD9430的數(shù)據(jù)采集系統(tǒng)設計
- 摘 要：本文介紹了高速ADC AD9430的功能，詳細說明了使用高速FPGA來控制AD9430構成高速(140MSPS)、高精度(12位)數(shù)據(jù)采集系統(tǒng)的設計方法，并給出了具體實現(xiàn)的系統(tǒng)框圖和測試結果。關鍵詞：數(shù)據(jù)采集；FPGA；AD9430引言結合實際任務的要求，本文提出了一種基于AD9430的高速數(shù)據(jù)采集系統(tǒng)，主要用于采集雷達回波。在這個系統(tǒng)中，選用高速邏輯器件控制A/D轉換和FIFO存儲，同時通過FPDP(Front Panel Data Port)總線將采集的數(shù)據(jù)發(fā)送出去。由
- 關鍵字： AD9430 FPGA 數(shù)據(jù)采集
基于FPGA的非對稱同步FIFO設計
- 摘 要：本文在分析了非對稱同步FIFO的結構特點及其設計難點的基礎上，采用VHDL描述語言，并結合FPGA，實現(xiàn)了一種非對稱同步FIFO的設計。關鍵詞：非對稱同步FIFO；VHDL；FPGA；DLL；BlockRAM引言FIFO是一種常用于數(shù)據(jù)緩存的電路器件，可應用于包括高速數(shù)據(jù)采集、多處理器接口和通信中的高速緩沖等各種領域。然而在某些應用，例如在某數(shù)據(jù)采集和處理系統(tǒng)中，需要通過同步FIFO來連接8位A/D和16位數(shù)據(jù)總線的MCU，但是由于目前同步FIFO器件的輸入與輸
- 關鍵字： BlockRAM DLL FPGA VHDL 非對稱同步FIFO 存儲器
基于FPGA的高速數(shù)字鎖相環(huán)的設計與實現(xiàn)
- 摘 要：本文提出了一種利用邊沿觸發(fā)鑒相縮短鎖相環(huán)捕獲時間的方案，并詳細介紹了該方案基于FPGA的實現(xiàn)方法。通過對所設計的鎖相環(huán)進行計算機仿真和硬件測試，表明該方案確實可以提高鎖相環(huán)的捕獲性能。關鍵詞：數(shù)字鎖相環(huán)(DPLL)；捕獲時間；FPGA；VHDL引言捕獲時間是鎖相環(huán)的一個重要參數(shù)，指的是鎖相環(huán)從起始狀態(tài)到達鎖定狀態(tài)所需時間。在一些系統(tǒng)中，如跳頻通信系統(tǒng)，由于系統(tǒng)工作頻率不斷地發(fā)生快速變化(每秒幾百次到幾千次，甚至高達上萬次)，要求鎖相環(huán)能夠對信號相位快速捕獲。因此
- 關鍵字： FPGA VHDL 捕獲時間 數(shù)字鎖相環(huán)(DPLL)
fsp:fpga-pcb介紹
您好，目前還沒有人創(chuàng)建詞條fsp:fpga-pcb!
歡迎您創(chuàng)建該詞條，闡述對fsp:fpga-pcb的理解，并與今后在此搜索fsp:fpga-pcb的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對fsp:fpga-pcb的理解，并與今后在此搜索fsp:fpga-pcb的朋友們分享。 創(chuàng)建詞條
fsp:fpga-pcb電路
fsp:fpga-pcb相關帖子
fsp:fpga-pcb資料下載
fsp:fpga-pcb專欄文章
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473