fpga soc 文章進(jìn)入fpga soc技術(shù)社區(qū)

英特爾表示SoC已死，未來主流3D架構(gòu)電路

　　英特爾公司芯片架構(gòu)經(jīng)理Jay Heeb日前在國際固態(tài)電路會議(ISSCC)上表示，由于單芯片系統(tǒng)級封裝(SoC，System-on-Chip)需要的光罩層數(shù)會越來越多，潛在的成本問題將愈來愈嚴(yán)重，因此這種高成本的平面堆棧封裝技術(shù)事實(shí)上已經(jīng)走到盡頭，預(yù)計(jì)SoC未來勢必會被他所提出的So3D(System-in-3D package)3D架構(gòu)電路封裝完全所取代。　　Heeb進(jìn)一步指出，事實(shí)上用封裝技術(shù)來形容So3D技術(shù)已不準(zhǔn)確，因?yàn)檫@種3D架構(gòu)技術(shù)遠(yuǎn)遠(yuǎn)超出傳統(tǒng)封裝技術(shù)所
關(guān)鍵字： SoC ASIC

時(shí)尚手機(jī)引發(fā)半導(dǎo)體封裝工藝技術(shù)的挑戰(zhàn)

摘要：近年無線技術(shù)應(yīng)用驚人發(fā)展，使得終端消費(fèi)產(chǎn)品革新比以往任何一年都要頻繁。關(guān)鍵詞：封裝,SOC,貼片,射頻中圖分類號：TN305．94 文獻(xiàn)標(biāo)識碼：D 文章編號：l 004-一4507(2005)05—0045—02 1 封裝技術(shù)的挑戰(zhàn) 近年無線技術(shù)應(yīng)用驚人發(fā)展，使得終端消費(fèi)產(chǎn)品革新比以往任何一年都要頻繁。手機(jī)產(chǎn)品的生命周期也變得越來越短了。為了實(shí)現(xiàn)這類產(chǎn)品的快速更新，電器技術(shù)方面的設(shè)計(jì)就不得不相應(yīng)快速的簡化。半導(dǎo)體產(chǎn)業(yè)提
關(guān)鍵字： SiP SoC 半導(dǎo)體封裝工藝技術(shù) 封裝

高度集成的SoC迎接系統(tǒng)級設(shè)計(jì)的挑戰(zhàn)

概要：夏普微電子設(shè)計(jì)了一系列基于ARM 內(nèi)核的片上系統(tǒng)（SoC ），旨在解決目前設(shè)計(jì)領(lǐng)域那些最有挑戰(zhàn)性的問題，其中包括如何平衡高性能與低功耗等。本文對這些設(shè)計(jì)中的難題進(jìn)行了回顧，并且在夏普基于ARM720TTM 的Blue Streak SoC 的基礎(chǔ)上，介紹了一些解決方案。新一代PDA 正在越來越受到人們的關(guān)注。從簡單的個(gè)人信息管理（PIM ）到商用無線銷售終端（POS ），在這些復(fù)雜設(shè)
關(guān)鍵字： SoC 半導(dǎo)體封裝設(shè)計(jì) 封裝

Socket 在SoC設(shè)計(jì)中的重要性

本文介紹在現(xiàn)代片上系統(tǒng)(SoC) 設(shè)計(jì)中使用開放式內(nèi)核協(xié)議(OCP) ，解釋了為什么標(biāo)準(zhǔn)的工業(yè)套接口在富有競爭性的 SoC設(shè)計(jì)很重要，說明了OCP 如何實(shí)現(xiàn)接口功能。討論中說明了加速SoC設(shè)計(jì)以滿足更短的上市時(shí)間的必要性，和復(fù)用IP 的優(yōu)勢。最后，本文討論了三種不同的實(shí)現(xiàn)方法，闡明OCP 給半導(dǎo)體內(nèi)核設(shè)計(jì)帶來的靈活性。問題近年來，半導(dǎo)體工藝的改進(jìn)和日益增長的市場壓力使上市時(shí)間和設(shè)計(jì)重用成為半導(dǎo)體工業(yè)的熱門話題。顯然，減少SoC 設(shè)計(jì)周期可以減少上市時(shí)
關(guān)鍵字： SoC Socket 半導(dǎo)體封裝封裝

多芯片封裝：高堆層，矮外形

SoC 還是 SiP？隨著復(fù)雜系統(tǒng)級芯片設(shè)計(jì)成本的逐步上升，系統(tǒng)級封裝方案變得越來越有吸引力。同時(shí)，將更多芯片組合到常規(guī)外形的單個(gè)封裝中的新方法也正在成為一種趨勢?！? 　要點(diǎn)　　多裸片封裝是建立在長久以來確立的提高電路密度的原則基礎(chǔ)上的。用90nm工藝開發(fā)單片系統(tǒng)ASIC 的高成本促使人們研究多芯片的替代方案。很多雄心勃勃3D芯片封裝的前兆是用
關(guān)鍵字： SiP SoC 封裝芯片封裝

SoC設(shè)計(jì)的關(guān)鍵技術(shù)

SoC技術(shù)的發(fā)展集成電路的發(fā)展已有40 年的歷史，它一直遵循摩爾所指示的規(guī)律推進(jìn)，現(xiàn)已進(jìn)入深亞微米階段。由于信息市場的需求和微電子自身的發(fā)展，引發(fā)了以微細(xì)加工（集成電路特征尺寸不斷縮?。橹饕卣鞯亩喾N工藝集成技術(shù)和面向應(yīng)用的系統(tǒng)級芯片的發(fā)展。隨著半導(dǎo)體產(chǎn)業(yè)進(jìn)入超深亞微米乃至納米加工時(shí)代，在單一集成電路芯片上就可以實(shí)現(xiàn)一個(gè)復(fù)雜的電子系統(tǒng)，諸如手機(jī)芯片、數(shù)字電視芯片、DVD 芯片等。在未來幾年內(nèi)，上億個(gè)晶體管、幾千萬個(gè)邏輯門都可望在單一芯片上實(shí)現(xiàn)。 SoC&nbs
關(guān)鍵字： SoC 半導(dǎo)體封裝設(shè)計(jì) 封裝

分立式SOC：漸進(jìn)式發(fā)展與嚴(yán)峻挑戰(zhàn)

過去三十年來，實(shí)現(xiàn)真正的片上系統(tǒng) (SoC) 的理念一直是半導(dǎo)體業(yè)界孜孜以求的神圣目標(biāo)。我們已經(jīng)取得了巨大成就，但依然任重而道遠(yuǎn)。用數(shù)字電路實(shí)現(xiàn)模擬與 RF 是真正的挑戰(zhàn)，因?yàn)樗蟛煌?nbsp;IC 工藝。模擬、數(shù)字與 RF 集成已成為現(xiàn)實(shí)--藍(lán)牙芯片就是很好的例證。但與 SOC 的最終目標(biāo)相比，這只是模擬與 RF 電路相對不太復(fù)雜的定制
關(guān)鍵字： SoC 半導(dǎo)體封裝封裝

3D封裝的發(fā)展動態(tài)與前景

1 為何要開發(fā)3D封裝迄今為止，在IC芯片領(lǐng)域，SoC（系統(tǒng)級芯片）是最高級的芯片；在IC封裝領(lǐng)域，SiP（系統(tǒng)級封裝）是最高級的封裝。 SiP涵蓋SoC，SoC簡化SiP。SiP有多種定義和解釋，其中一說是多芯片堆疊的3D封裝內(nèi)系統(tǒng)集成（System-in-3D Package），在芯片的正方向上堆疊兩片以上互連的裸芯片的封裝，SIP是強(qiáng)調(diào)封裝內(nèi)包含了某種系統(tǒng)的功能。3D封裝僅強(qiáng)調(diào)在芯片正方向上的多芯片堆疊，如今3D封裝已從芯片堆疊發(fā)展占封裝堆疊，擴(kuò)大了3D封
關(guān)鍵字： 3D SiP SoC 封裝封裝

SIP和SOC

繆彩琴1，翁壽松2 (1．江蘇無錫機(jī)電高等職業(yè)技術(shù)學(xué)校，江蘇無錫 214028；2．無錫市羅特電子有限公司，江蘇無錫 214001) 摘要：本文介紹了SIP和SOC的定義、優(yōu)缺點(diǎn)和相互關(guān)系。SIP是當(dāng)前最先進(jìn)的IC封裝，MCP和SCSP是實(shí)現(xiàn)SIP最有前途的方法。同時(shí)還介紹了MCP和SCSP的最新發(fā)展動態(tài)。關(guān)鍵詞：系統(tǒng)級封裝，系統(tǒng)級芯片，多芯片封裝，疊層芯片尺寸封裝中圖分類號：TN305.94文獻(xiàn)標(biāo)識碼：A文章
關(guān)鍵字： SiP SOC 封裝技術(shù)簡介封裝

遠(yuǎn)程測控中嵌入式Web服務(wù)器的FPGA實(shí)現(xiàn)

引言嵌入式系統(tǒng)是指被嵌入到各種產(chǎn)品或工程應(yīng)用中以微處理器或微控制器為核心的軟硬件系統(tǒng)。嵌入式系統(tǒng)與Internet技術(shù)相結(jié)合，形成的嵌入式Internet技術(shù)是近幾年隨著計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)的普及而發(fā)展起來的一項(xiàng)新興技術(shù)。工程技術(shù)人員、管理人員或調(diào)試人員通過Web而不用親臨現(xiàn)場就可以得到遠(yuǎn)程數(shù)據(jù)，并對測控儀器進(jìn)行控制、校準(zhǔn)等工作。這里介紹利用嵌入式軟核處理器Nios II及廣泛應(yīng)用的嵌入式操作系統(tǒng)uClinux來實(shí)現(xiàn)電網(wǎng)參數(shù)的遠(yuǎn)程測控服務(wù)器的功能。 &
關(guān)鍵字： FPGA Web 單片機(jī) 工業(yè)控制嵌入式系統(tǒng) 遠(yuǎn)程測控工業(yè)控制

基于DSP＋FPGA的便攜數(shù)字存儲示波表設(shè)計(jì)

本文提出了一種基于DSP＋FPGA的嵌入式便攜數(shù)字存儲示波表的設(shè)計(jì)方案，充分利用微控制器技術(shù)和ASIC技術(shù)實(shí)現(xiàn)了嵌入式實(shí)時(shí)處理，很好地達(dá)到了體積小、重量輕、功能強(qiáng)、可靠性高的要求。
關(guān)鍵字： FPGA DSP 便攜數(shù)字存儲

使用FPGA和IP Core實(shí)現(xiàn)定制緩沖管理

在通信網(wǎng)絡(luò)系統(tǒng)中，流量管理的核心是緩存管理、隊(duì)列管理和調(diào)度程序。本文結(jié)合使用FPGA及IP Core闡述緩存管理的結(jié)構(gòu)、工作原理及設(shè)計(jì)方法目前硬件高速轉(zhuǎn)發(fā)技術(shù)的趨勢是將整個(gè)轉(zhuǎn)發(fā)分成兩個(gè)部分：PE(Protocol Engine，協(xié)議引擎)和TM(Traffic Management，流量管理)。其中PE完成協(xié)議處理，TM負(fù)責(zé)完成隊(duì)列調(diào)度、緩存管理、流量整形、QOS等功能，TM與轉(zhuǎn)發(fā)協(xié)議無關(guān)。隨著通信協(xié)議的發(fā)展及多樣化，協(xié)議處理部分PE在硬件轉(zhuǎn)發(fā)實(shí)現(xiàn)方面，普遍采用現(xiàn)有的商用芯片NP(Network
關(guān)鍵字： Core FPGA IP 單片機(jī) 嵌入式系統(tǒng) 通訊網(wǎng)絡(luò) 無線

使用一個(gè)FPGA便可實(shí)現(xiàn)的64通道下變頻器

RF Engines公司的ChannelCore64使設(shè)計(jì)者能夠用一個(gè)可對FPGA編程的IP核來替代多達(dá)16個(gè)DDC(直接下變頻器)ASIC，可顯著減少PCB面積，降低功耗而且增加靈活性。和原來的方法相比，新方法是降低成本的典型代表，隨著通道數(shù)目的增加，降低成本的需求愈加突出。在提供靈活性和簡化設(shè)計(jì)的同時(shí)，這種方法也能降低功耗。ChannelCore64的應(yīng)用包括無線基站，衛(wèi)星地面站和其它多通道無線電接收器等。在這些系統(tǒng)應(yīng)用中，需要從一個(gè)頻帶非常寬的信號中提取很多具有不同帶寬的通道(或者信號)，然后將整個(gè)
關(guān)鍵字： ChannelCore64 FPGA 單片機(jī) 嵌入式系統(tǒng)

基于單片機(jī)的FPGA并行配置方法

在當(dāng)今變化的市場環(huán)境中，產(chǎn)品是否便于現(xiàn)場升級、是否便于靈活使用，已成為產(chǎn)品能否進(jìn)入市場的關(guān)鍵因素。在這種背景下，altera公司的基于SRAM LUT結(jié)構(gòu)的FPGA器件得到了廣泛的應(yīng)用。這類器件的配置數(shù)據(jù)存儲在SRAM中。由于SRAM的掉電易失性，系統(tǒng)每次上電時(shí)，必須重新配置數(shù)據(jù)，只有在數(shù)據(jù)配置正確的情況下系統(tǒng)才能正常工作。這種器件的優(yōu)點(diǎn)是可在線重新配置ICR（In-Circuit Reconfigurability），在線配置方式一般有兩類：一是通過下載電費(fèi)由計(jì)算機(jī)直接對其進(jìn)行配置；二是通過微處理器對其
關(guān)鍵字： altera FPGA 單片機(jī) 可編程邏輯配置數(shù)據(jù) 嵌入式系統(tǒng)

基于FPGA的相檢寬帶測頻系統(tǒng)的設(shè)計(jì)

在電子測量技術(shù)中，頻率測量是最基本的測量之一。常用的測頻法和測周期法在實(shí)際應(yīng)用中具有較大的局限性，并且對被測信號的計(jì)數(shù)存在
關(guān)鍵字： FPGA MCU PCB設(shè)計(jì) 測量測試單片機(jī) 嵌入式系統(tǒng) PCB 電路板