提出一種實時數字化光纖傳輸系統，該系統分為發(fā)送端和接收端。發(fā)送端用A／D轉換器將輸入的模擬信號數字化，再用FPGA對數據進行處理，并通過光纖傳輸。同時，FPGA還控制A／D轉換器的工作。接收端用串行收發(fā)器TLK1501對接收數據進行解碼處理，還原有效信號。實驗表明，該系統實時性好、信號傳輸誤碼率低、工作性能穩(wěn)定、抗干擾性強，系統具有可行性和有效性。
關鍵字：
高速數字信號傳輸 寬帶 FPGA
參照ISO/IEC 18000-6 Type B 協議設計了一款工作頻率為915 MHz的射頻讀卡器，采用FPGA完成協議中規(guī)定的數字信號處理，C8051F020單片機作為主控器。利用Verilog HDL硬件描述語言，搭建FPGA內部各個小模塊及系統的驗證平臺，選用Altera公司Cyclone系列的EP1C6Q240C8芯片為目標器件，使用Quartus II進行綜合，并通過時序和功能驗證。
關鍵字：
射頻讀卡器 數字信號處理 FPGA
近年來，ITS在城市交通管理方面得到了普遍應用，在緩解道路交通、防 范交通違章及事故發(fā)生等方面獲得了良好的效果。本文針對ITS應用，特別是電子警察系統的應用，提出了車輛違章視頻檢測方案，以適應ITS的發(fā)展需求。
關鍵字：
車輛違章檢測 電子警察 FPGA
雷達信號的檢測多是在干擾背景下進行，如何從干擾中提取目標信號，不僅要求有一定的信噪比，而且必需有恒虛警處理設備。恒虛警處理是雷達信號處理的重要組成部分，慢門限恒虛警處理主要是針對接收機熱噪聲，文中介紹一種基于FPGA嵌入式設計的慢門限恒虛警處理電路，給出了仿真模型及仿真結果，并已將其用于某檢測器中，取得了良好的經濟效益。
關鍵字：
慢門限恒虛警處理電路 內部噪聲 FPGA
介紹了Xilinx FPGA中DCM的結構和相關特性，提出了一種基于Xilinx FPGA的DCM動態(tài)重配置的原理方法，并給出了一個具體的實現系統。系統僅通過外部和Xilinx XC4VFX100相連的少數控制線，就可以在輸入100 MHz時鐘源的條件下，對DCM進行50～300 MHz范圍內準確、快速地變頻。本設計系統具有接口簡單、實時性強、穩(wěn)定性高等特點，目前已成功應用到某星載系統中。
關鍵字：
DCM配置 時鐘源 FPGA
循環(huán)冗余碼校驗CRC（Cyclic Redundancy Check）廣泛用于通訊領域和數據存儲的數據檢錯?；贔PGA在通訊領域和數據存儲的應用越來越廣泛,CRC的編碼解碼模塊已經是FPGA上的常用模塊了。采用超前位計算實現CRC在FPGA上的并行運算,通過實際應用證明該算法能有效實現硬件的速度與資源合理平衡。
關鍵字：
數據檢錯 CRC FPGA
一種基于FPGA的數據加密標準算法的實現。就資源優(yōu)先和性能優(yōu)先分別使用循環(huán)法和流水線法對DES加密算法進行了設計，并對其進行了比較。通過采用子密鑰簡單產生和ROM優(yōu)化S盒的方法，對流水線法進行改進，達到了資源占用率低、加密速度快的效果。
關鍵字：
數據加密標準算法 DES FPGA 流水線
提出了一種基于FPGA的虛擬邏輯分析儀的設計。該系統對采集到的模擬或數字信號進行存儲、處理和邏輯分析。通過FPGA控制數據單次或連續(xù)采集、緩沖，通過PCI總線將緩沖區(qū)數據轉移到硬盤管理卡，由硬盤管理卡將數據存入海量硬盤。
關鍵字：
虛擬邏輯分析儀 PCI總線 FPGA
某型導彈測試設備控制總線為通用的ISA總線，而通信接口總線為非標準的MMи總線。在此以FPGA為核心設計了一種ISA總線／MMи總線轉換電路，該電路可以完成2種制式的數據和控制指令轉換。給出了轉換電路原理框圖、FPGA配置電路和地址比較電路原理圖。實驗結果表明該電路具有轉換數據準確，工作可靠等優(yōu)點。實際應用表明，該電路完全能達到測試設備的要求。
關鍵字：
MMи總線 測試設備 FPGA
以AT45DB041B為例，將FPGA和大容量串行flash存儲芯片的優(yōu)點有效地結合起來，實現了FPGA對串行存儲芯片的高效讀寫操作，完成了對大量測量數據的存儲處理和與上位機的交換，并在某電力局項目工頻場強環(huán)境監(jiān)測儀中成功應用。
關鍵字：
Flash 串行存儲 FPGA
介紹了一種基于ARM和FPGA的嵌入式控制系統，該系統既能獨立運行又能在計算機輔助下運行，是一種兼具柔性和開放性的系統。利用ARM的強大的數據流轉換功能和FPGA的快速配置能力，實現硬件可重構。給出了系統的總體結構、ARM和FPGA之間的通信設計，重點給出了基于NiosII的嵌入式可重構底層控制設計，PWM功能模塊在FPGA上的實現。設計的系統集成度高、靈活。實驗表明系統具有高可靠性，能滿足服務機器人外圍器件多樣性控制的要求。ARM和FPGA不僅可以并行運行處理數據，其之間又可以互相通信，實現了系統的擴展
關鍵字：
硬件可重構 NiosII FPGA
介紹一種基于FPGA的精密離心機光柵信號細分系統。說明了光柵信號的產生過程和基本處理方法，提出了一種綜合EDA技術與光柵莫爾條紋電子學細分技術的設計方案。通過VerilogHDL實現該系統的主要設計，并利用ISE軟件進行了仿真試驗。試驗表明,該系統具有捕捉速度快、跟蹤精度高、相位誤差小、成本低廉等特點。
關鍵字：
ISE 信號細分系統 光柵信號 FPGA
針對模型預測控制在微型設備及嵌入式系統應用中的實時性問題,從硬件實現控制算法的角度研究了基于FPGA（field programmable gate array）的預測控制器的設計和實現。采用基于Nios II嵌入式軟核處理器的FPGA/SOPC（system on pro-grammable chip,可編程片上系統）方案,在FPGA芯片上構建SOPC系統,設計SOPC的硬件及軟件系統,實現了基于FPGA的預測控制器;建立了基于FPGA和dSPACE系統的實時仿真平臺,并進行了控制器實時仿真實驗。實時
關鍵字：
模型預測控制 SOPC FPGA
設計工程師通常在FPGA上實現FIFO(先進先出寄存器)的時候，都會使用由芯片提供商所提供的FIFO。本文提供了一種基于信元的FIFO設計方法以供設計者在適當的時候選用。這種方法也適合于不定長包的處理。
關鍵字：
FIFO 信元 FPGA
介紹大規(guī)模、高速度的FPGA在小型漁用聲納系統設計中的應用。在該系統設計中，采用了Xilinx公司的FPGA芯片XCS40作為主要器件,基本上將整個系統的功能集成在了一片芯片上。實踐證明,即降低了成本,又縮短了設計和調試的時間。
關鍵字：
漁用聲納系統 片上系統 FPGA
cpld／fpga介紹
您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。
創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473