在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

    
    
    <address id="vxupu"><td id="vxupu"></td></address>

      <pre id="vxupu"><small id="vxupu"></small></pre>
      <dfn id="vxupu"></dfn>
      <div id="vxupu"><small id="vxupu"></small></div>
    1. 首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
      EEPW首頁(yè) >> 主題列表 >> cpld/fpga

      FPGA與DSP協(xié)同處理系統(tǒng)設(shè)計(jì)之:典型實(shí)例-FPGA片上硬件乘法器的使用

      • 在FPGA+DSP系統(tǒng)設(shè)計(jì)系統(tǒng)中,F(xiàn)PGA經(jīng)常作為DSP的協(xié)處理器來(lái)輔助完成一些計(jì)算任務(wù)。而這些計(jì)算工作中最消耗時(shí)間的就是乘法運(yùn)算,因此本實(shí)例的主要內(nèi)容就是幫助讀者學(xué)會(huì)調(diào)用硬件乘法IP核。
      • 關(guān)鍵字: DSP  協(xié)同處理  FPGA  硬件乘法器  

      FPGA與DSP協(xié)同處理系統(tǒng)設(shè)計(jì)之:FPGA+DSP協(xié)同平臺(tái)的調(diào)試技巧和注意事項(xiàng)

      • 作為雙芯片的協(xié)同系統(tǒng),調(diào)試的開(kāi)始階段需要對(duì)每個(gè)芯片進(jìn)行單獨(dú)測(cè)試。這種情況下就需要避免另外一個(gè)芯片對(duì)調(diào)試產(chǎn)生影響,比較好的辦法就是讓它停止工作。
      • 關(guān)鍵字: DSP  協(xié)同處理  FPGA  內(nèi)部邏輯分析儀  隔離調(diào)試  

      基于FPGA的帶Cache的嵌入式CPU的設(shè)計(jì)與實(shí)現(xiàn)

      • MIPS(Microprocessor without Interlocked Pipeline STages)是一種典型的RISC(Reduced InstructiON Set Computer)微處理器,在嵌入式系統(tǒng)領(lǐng)域中得到廣泛的應(yīng)用。MIPS32TM指令集開(kāi)放,指令格式規(guī)整,易于流水線設(shè)計(jì),大量使用寄存器操作。與CISC(Complex Instruction Set Computer)微處理器相比,RISC具有設(shè)計(jì)更簡(jiǎn)單、設(shè)計(jì)周期更短等優(yōu)點(diǎn),并可以應(yīng)用更多先進(jìn)的技術(shù),開(kāi)發(fā)更快的下一代處理器。
      • 關(guān)鍵字: 流水線CPU  時(shí)序設(shè)計(jì)  FPGA  

      FPGA與DSP協(xié)同處理系統(tǒng)設(shè)計(jì)之: FPGA與DSP的通信接口設(shè)計(jì)

      • 以上的接口中,比較常用的接口是EMIF和HPI。其中總線接口需要協(xié)議支持,開(kāi)發(fā)難度較大,串行接口開(kāi)發(fā)簡(jiǎn)單,但是速率較慢。VPORT等特殊接口一般是在特定的場(chǎng)合下應(yīng)用,不具備通用性,而且需要修改DSP驅(qū)動(dòng),開(kāi)發(fā)周期較長(zhǎng)。
      • 關(guān)鍵字: DSP  協(xié)同處理  FPGA  通信接口  EMIF  HPI  BlockRAM  

      數(shù)字變頻的FPGA實(shí)現(xiàn)

      • 本文介紹了數(shù)字下變頻的組成結(jié)構(gòu),并通過(guò)一個(gè)具體的實(shí)例,給出了FPGA實(shí)現(xiàn)的具體過(guò)程。
      • 關(guān)鍵字: 數(shù)字變頻  VHDL  FPGA  

      FPGA與DSP協(xié)同處理系統(tǒng)設(shè)計(jì)之: 基于FPGA+DSP協(xié)同處理平臺(tái)的優(yōu)勢(shì)和適用領(lǐng)域

      • FPGA的一個(gè)重要的應(yīng)用領(lǐng)域就是數(shù)字信號(hào)處理,隨著FPGA密度和速度的提高,現(xiàn)在FPGA已經(jīng)可以勝任一些原來(lái)只有專用芯片或者多DSP才能完成的計(jì)算任務(wù)。
      • 關(guān)鍵字: DSP  協(xié)同處理  FPGA  

      時(shí)延估計(jì)算法的FPGA實(shí)現(xiàn)

      • 時(shí)延估計(jì)是雷達(dá)、聲納等領(lǐng)域經(jīng)常遇到的一個(gè)問(wèn)題,提出了利用相關(guān)計(jì)算法實(shí)現(xiàn)時(shí)延估計(jì),并通過(guò)互譜插值提高估計(jì)精度。結(jié)合FPGA器件特性,運(yùn)用VHDL語(yǔ)言編程,實(shí)現(xiàn)了整個(gè)相關(guān)算法。利用QuartusⅡ和Mat
      • 關(guān)鍵字: 時(shí)延估計(jì)  估計(jì)精度  FPGA  內(nèi)插  

      利用FPGA實(shí)現(xiàn)外設(shè)通信接口之: 典型實(shí)例-VGA接口的設(shè)計(jì)與實(shí)現(xiàn)

      • 本節(jié)旨在設(shè)計(jì)實(shí)現(xiàn)了FPGA與VGA顯示器的接口,幫助讀者進(jìn)一步了解VGA接口的時(shí)序和設(shè)計(jì)方法。
      • 關(guān)鍵字: VGA接口  ModelSim  FPGA  

      基于CPLD的八段數(shù)碼顯示管驅(qū)動(dòng)電路設(shè)計(jì)

      • 時(shí)鐘脈沖計(jì)數(shù)器的輸出經(jīng)過(guò)3 線—8 線譯碼器譯碼其輸出信號(hào)接到八位數(shù)碼管的陰極Vss0、Vss1、Vss2、Vss3、Vss4、Vss5、Vss6、Vss7 端。要顯示的數(shù)據(jù)信息A~H中哪一個(gè),通過(guò)八選一數(shù)據(jù)選擇器的地址碼來(lái)選擇,選擇出的數(shù)據(jù)信息經(jīng)七段譯碼器譯碼接數(shù)碼管的a~g 管腳。這樣八個(gè)數(shù)碼管就可以輪流顯示八個(gè)數(shù)字,如果時(shí)鐘脈沖頻率合適,可實(shí)現(xiàn)八個(gè)數(shù)碼管同時(shí)被點(diǎn)亮的視覺(jué)效果。
      • 關(guān)鍵字: 八位數(shù)碼管  共陰極  CPLD  

      基于CPLD的16位高精度數(shù)字電壓表設(shè)計(jì)

      • 傳統(tǒng)的數(shù)字電壓表多以單片機(jī)為控制核心,采用CPLD進(jìn)行產(chǎn)品開(kāi)發(fā),可以靈活地進(jìn)行模塊配置,大大縮短了開(kāi)發(fā)周期,也有利于數(shù)字電壓表向小型化、集成化的方向發(fā)展。
      • 關(guān)鍵字: 電壓表  控制核心  CPLD  

      利用FPGA實(shí)現(xiàn)外設(shè)通信接口之: 典型實(shí)例-字符LCD接口的設(shè)計(jì)與實(shí)現(xiàn)

      • 本節(jié)旨在設(shè)計(jì)實(shí)現(xiàn)FPGA與字符LCD的接口,幫助讀者進(jìn)一步了解字符液晶的工作原理和設(shè)計(jì)方法。
      • 關(guān)鍵字: 字符LCD接口  char_ram模塊  FPGA  ModelSim  

      基于FPGA的數(shù)據(jù)并轉(zhuǎn)串SPI發(fā)送模塊的設(shè)計(jì)

      • SPI 接口應(yīng)用十分廣泛,在很多情況下,人們會(huì)用軟件模擬的方法來(lái)產(chǎn)生SPI 時(shí)序或是采用帶SPI 功能模塊的MCU。但隨著可編程邏輯技術(shù)的發(fā)展,人們往往需要自己設(shè)計(jì)簡(jiǎn)單的SPI 發(fā)送模塊。本文介紹一種基于FPGA 的將并行數(shù)據(jù)以SPI 串行方式自動(dòng)發(fā)送出去的方法。
      • 關(guān)鍵字: SPI  VHDL  FPGA  

      利用FPGA夾層卡實(shí)現(xiàn)I/O設(shè)計(jì)靈活性

      • 面對(duì)似乎層出不窮的新 I/O 標(biāo)準(zhǔn),目前嵌入式系統(tǒng)設(shè)計(jì)人員繼續(xù)依靠 FPGA 來(lái)部署系統(tǒng)日益重要的外部 I/O 接口.
      • 關(guān)鍵字: IO標(biāo)準(zhǔn)  可配置  FPGA  

      利用FPGA實(shí)現(xiàn)外設(shè)通信接口之: 典型實(shí)例-USB 2.0接口的設(shè)計(jì)與實(shí)現(xiàn)

      • 本節(jié)旨在設(shè)計(jì)實(shí)現(xiàn)了FPGA通過(guò)FX2 USB 2.0接口芯片與PC機(jī)進(jìn)行高速數(shù)據(jù)通信,分為讀數(shù)據(jù)、寫(xiě)數(shù)據(jù)和讀寫(xiě)數(shù)據(jù)3部分內(nèi)容。幫助讀者進(jìn)一步了解USB接口芯片的工作原理和設(shè)計(jì)方法。
      • 關(guān)鍵字: USB2.0  FX2  FPGA  高速數(shù)據(jù)傳輸  

      利用FPGA實(shí)現(xiàn)外設(shè)通信接口之: 典型實(shí)例-RS-232C(UART)接口的設(shè)計(jì)與實(shí)現(xiàn)

      • 本節(jié)旨在通過(guò)分析UART控制器,設(shè)計(jì)實(shí)現(xiàn)了FPGA通過(guò)RS-232C接口與PC機(jī)的通信。設(shè)計(jì)過(guò)程中用Modelsim對(duì)UART控制器進(jìn)行仿真,幫助讀者進(jìn)一步了解UART協(xié)議的具體時(shí)序。
      • 關(guān)鍵字: RS-232C接口  UART  FPGA  BlockRAM  
      共7009條 77/468 |‹ « 75 76 77 78 79 80 81 82 83 84 » ›|

      cpld/fpga介紹

      您好,目前還沒(méi)有人創(chuàng)建詞條cpld/fpga!
      歡迎您創(chuàng)建該詞條,闡述對(duì)cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。    創(chuàng)建詞條

      熱門主題

      樹(shù)莓派    linux   
      關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
      Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
      《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
      備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473