在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

    
    
    <address id="vxupu"><td id="vxupu"></td></address>

      <pre id="vxupu"><small id="vxupu"></small></pre>
      <dfn id="vxupu"></dfn>
      <div id="vxupu"><small id="vxupu"></small></div>
    1. 首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
      EEPW首頁 >> 主題列表 >> cpld/fpga

      FPGA芯片APA150及其應(yīng)用

      • 文章介紹了APA150的主要特點、內(nèi)部結(jié)構(gòu)、主要性能參數(shù),給出了APA150在通信系統(tǒng)設(shè)計中的應(yīng)用實例。
      • 關(guān)鍵字: FPGA  APA  150  芯片    

      基于FPGA的快速傅立葉變換

      • 在對FFT(快速傅立葉變換)算法進行研究的基礎(chǔ)上,描述了用FPGA實現(xiàn)FFT的方法,并對其中的整體結(jié)構(gòu)、蝶形單元及性能等進行了分析。
      • 關(guān)鍵字: FPGA  傅立葉變換    

      異步FIFO結(jié)構(gòu)及FPGA設(shè)計

      • 首先介紹異步FIFO的概念、應(yīng)用及其結(jié)構(gòu),然后分析實現(xiàn)異步FIFO的難點問題及其解決辦法;在傳統(tǒng)設(shè)計的基礎(chǔ)上提出一種新穎的電路結(jié)構(gòu)并對其進行綜合仿真和FPGA實現(xiàn)。
      • 關(guān)鍵字: FIFO  FPGA    

      3-DES算法的FPGA高速實現(xiàn)

      • 介紹3-DES算法的概要;以Xilinx公司SPARTANII結(jié)構(gòu)的XC2S100為例,闡述用FPGA高速實現(xiàn)3-DES算法的設(shè)計要點及關(guān)鍵部分的設(shè)計。
      • 關(guān)鍵字: FPGA  DES  算法  高速實現(xiàn)    

      基于CPLD/FPGA的半整數(shù)分頻器的設(shè)計

      • 簡要介紹了CPLD/FPGA器件的特點和應(yīng)用范圍,并以分頻比為2.5的半整數(shù)分頻器的設(shè)計為例,介紹了在MAX+plus II開發(fā)軟件下,利用VHDL硬件描述語言以及原理圖的輸入方式來設(shè)計數(shù)字邏輯電路的過程和方法。
      • 關(guān)鍵字: CPLD  FPGA  整數(shù)  分頻器    

      零功耗超快速CPLD器件ispMACH4000Z及其應(yīng)用

      • 介紹了萊迪思半導(dǎo)體公司推出的零功耗超快速復(fù)雜中編程邏輯器件ispMACH4000Z的特征、結(jié)構(gòu)和原理。
      • 關(guān)鍵字: ispMACH  4000Z  CPLD  4000    

      用CPLD實現(xiàn)單片機讀寫模塊

      • 介紹實現(xiàn)單片機與Xilinx公司XC9500系列可編程邏輯器件的讀寫邏輯功能模塊的接口設(shè)計,以及Xilinx公司的XC9500系列可編程邏輯器件的開發(fā)流程。
      • 關(guān)鍵字: CPLD  單片機  讀寫模塊    

      基于FPGA的總線型LVDS通信系統(tǒng)設(shè)計

      • 本文介紹一種基于總線型LVDS的通信系統(tǒng)方案,以及利用FPGA芯片實現(xiàn)系統(tǒng)核心模塊的設(shè)計方法。
      • 關(guān)鍵字: FPGA  LVDS  總線  通信    

      用CPLD控制曼徹斯特編解碼器

      • 討論如何使用CPLD實現(xiàn)單片機與曼徹斯特編解碼器的接口。
      • 關(guān)鍵字: CPLD  曼徹斯特  編解碼器    

      基于FPGA的多路模擬量、數(shù)字量采集與處理系統(tǒng)

      • 提出一種基于FPGA技術(shù)的多路模擬量、數(shù)字量采集與處理系統(tǒng)的設(shè)計方案,分析整個系統(tǒng)的結(jié)構(gòu),并討論FPGA內(nèi)部硬件資源的劃分和軟件的設(shè)計方案等。
      • 關(guān)鍵字: FPGA  多路  模擬量  數(shù)字量采集    

      固定幾何結(jié)構(gòu)的FFT算法及其FPGA實現(xiàn)

      • 固定幾何結(jié)構(gòu)的FFT算法及其FPGA實現(xiàn)。
      • 關(guān)鍵字: FPGA  FFT  幾何  算法    

      CPLD器件在時間統(tǒng)一系統(tǒng)中的應(yīng)用

      基于FPGA的高速高精度頻率測量的研究

      • 本文介紹的測頻方法,不僅消除了直接測頻方法中對測量頻率需要采用分段測試的局際,而且在整個測試頻段內(nèi)能夠保持高精度不變。
      • 關(guān)鍵字: FPGA  高精度  頻率  量的研究    

      CPLD在多路高速同步數(shù)據(jù)采集系統(tǒng)中的應(yīng)用

      • 采用VHDL語言設(shè)計,用CPLD控制模/數(shù)轉(zhuǎn)換電路,完成多路模擬輸入的高速同步數(shù)/模轉(zhuǎn),具有容錯和自檢能力。
      • 關(guān)鍵字: CPLD  多路  同步數(shù)據(jù)采集  系統(tǒng)    

      I2C器件接口IP核的CPLD設(shè)計

      • 根據(jù)單片機I2C串行擴展的特點,在EDA軟件MaxplusII的環(huán)境下,利用AHDL語言,建立IP核。
      • 關(guān)鍵字: CPLD  I2C  器件  接口    
      共7009條 464/468 |‹ « 459 460 461 462 463 464 465 466 467 468 »

      cpld/fpga介紹

      您好,目前還沒有人創(chuàng)建詞條cpld/fpga!
      歡迎您創(chuàng)建該詞條,闡述對cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。    創(chuàng)建詞條

      熱門主題

      樹莓派    linux   
      關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
      Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
      《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
      備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473