cpld／fpga 文章 進入cpld／fpga技術(shù)社區(qū)
Altera推出具有突破性體系的Stratix II系列FPGA
- FPGA已在數(shù)據(jù)通信、電信、無線通信、消費類產(chǎn)品、醫(yī)療、工業(yè)和軍事等各應(yīng)用領(lǐng)域當(dāng)中占據(jù)重要地位。由于芯片開發(fā)成本不斷攀升，以及對更高性能的不斷追求，繼0.18mm和0.13mm之后，業(yè)界越來越熱衷于90nm芯片制造工藝。Xilinx、Intel等都已進入該領(lǐng)域，Altera也是其重要的倡導(dǎo)者。近期，Altera推出了嶄新體系的大容量Stratix II系列FPGA。它具有創(chuàng)新的自適應(yīng)FPGA體系，即自適應(yīng)邏輯模塊（ALM），這使其在單個器件中具有雙倍多的邏輯容量，比第一代Stratix器件速度快50%，效
- 關(guān)鍵字： Altera FPGA
基于DDS的多功能中頻信號源的設(shè)計及其在雷達系統(tǒng)中的應(yīng)用
- 摘 要：本文介紹了一種基于DDS 技術(shù)的中頻信號源通用板的設(shè)計，詳細論述了該中頻信號板在某雷達系統(tǒng)中的應(yīng)用，它可以應(yīng)用于雷達模擬器和雷達干擾機模擬器中，信號的各項指標均能滿足系統(tǒng)的要求。關(guān)鍵詞：DDS；CPLD；正交調(diào)制；正交檢波；衰減 引言DDS在相對帶寬、頻率轉(zhuǎn)換時間、相位連續(xù)性、正交輸出、高分辨力以及集成化等方面都遠遠超過了傳統(tǒng)頻率合成技術(shù)所能達到的水平，為系統(tǒng)提供了優(yōu)于模擬信號源的性能。利用DDS技術(shù)可以很方便地實現(xiàn)多種信號。本設(shè)計的核心部分正是基于DDS技術(shù)
- 關(guān)鍵字： CPLD DDS 衰減 正交調(diào)制 正交檢波
MC33289在汽車防抱死制動系統(tǒng)中的應(yīng)用
- 摘 要：MC33289是Motorola公司推出的SMARTMOS智能模擬芯片中的高端驅(qū)動器。本文將其應(yīng)用在汽車防抱死制動系統(tǒng)(ABS)中 ，通過CPU和FPGA的設(shè)計，實現(xiàn)在驅(qū)動電磁閥的同時對電磁閥及整個驅(qū)動部分進行靜態(tài)和動態(tài)檢測的功能。關(guān)鍵詞：MC33289；防抱死制動系統(tǒng)(ABS)；FPGA MC33289性能MC33289是Motorola公司推出的高端驅(qū)動芯片，主要應(yīng)用在汽車和工業(yè)領(lǐng)域驅(qū)動電磁閥等典型的感性負載。此器件在同一表貼封裝中包含兩個功率輸出開關(guān)，每個開關(guān)由一個
- 關(guān)鍵字： FPGA MC33289 防抱死制動系統(tǒng)(ABS)
高速大容量數(shù)據(jù)采集板卡的SDRAM控制器設(shè)計
- 摘 要：本文對高速、高精度大容量數(shù)據(jù)采集板卡所采用的SDRAM控制器技術(shù)進行了討論，詳細介紹了基于FPGA的SDRAM控制器的設(shè)計、命令組合以及設(shè)計仿真時序，并將該技術(shù)應(yīng)用于基于PCI總線的100MHz單通道 AD9432高速大容量數(shù)據(jù)采集板卡，最后給出了板卡測試結(jié)果。關(guān)鍵詞：SDRAM；FPGA；AD9432 引言高速數(shù)據(jù)采集具有系統(tǒng)數(shù)據(jù)吞吐率高的特點，要求系統(tǒng)在短時間內(nèi)能夠傳輸并存儲采集結(jié)果。因此，采集數(shù)據(jù)的快速存儲能力和容量是制約加快系統(tǒng)速度和容許采集時間的主要因素之一。通常用于數(shù)據(jù)采
- 關(guān)鍵字： AD9432 FPGA SDRAM 存儲器
I2C總線控制器的VHDL設(shè)計及實現(xiàn)
- 摘 要：本文用VHDL設(shè)計了一個簡潔而實用的I2C總線控制器，介紹了詳細的設(shè)計思路和在FPGA中的實現(xiàn)，并給出了在嵌入式系統(tǒng)設(shè)計中的使用方法。關(guān)鍵詞：I2C總線；VHDL；FPGA 引言I2C總線以其接口簡單、使用靈活等突出優(yōu)點在數(shù)字系統(tǒng)中獲得了廣泛的應(yīng)用。尤其在嵌入式系統(tǒng)中，I2C總線被普遍用來連接CPU/MCU和外圍器件。I2C總線規(guī)范經(jīng)過十幾年的實踐，發(fā)展了多層標準。從傳輸速率上劃分，有標準模式(100Kbit/s)，快速模式(400Kbit/s)，高速模式(3
- 關(guān)鍵字： FPGA I2C總線 VHDL
將處理器集成入FPGA的整合之道
- 引言現(xiàn)有的FPGA設(shè)計策略只是將FPGA看作一個單個元件，且需要依靠HDL輸入(HDL capture)和仿真的手段來進行元件設(shè)計和驗證。而在將處理器集成入FPGA，試圖在可編程部件中成就一個完全內(nèi)嵌的系統(tǒng)時，其所呈現(xiàn)出的復(fù)雜性是現(xiàn)有方法無法有效解決的。若想對嵌入到FPGA中基于處理器的整個數(shù)字系統(tǒng)進行輸入、運行及調(diào)試，工程技術(shù)人員需要有一個集合各種工程軟硬件設(shè)計工具，在一個集成化的FPGA執(zhí)行環(huán)境中協(xié)調(diào)工作的理想設(shè)計平臺。本文概述了開發(fā)這種系統(tǒng)所必須面對的各種設(shè)計挑戰(zhàn)，并講解了Altium公司的最新電子
- 關(guān)鍵字： FPGA
CPLD在合成孔徑雷達目標模擬視頻板設(shè)計中的應(yīng)用
- 摘 要：本文介紹了一種合成孔徑雷達目標模擬視頻板卡的設(shè)計實例,它采用Altera公司的EMP7128S及MAX+PLUS-II 開發(fā)系統(tǒng)實現(xiàn)。由于采用該器件,簡化了電路設(shè)計,減小了設(shè)備體積,同時也使設(shè)備的可靠性和設(shè)計的靈活性大大提高。關(guān)鍵詞：合成孔徑雷達；FPGA/CPLD；PCI接口；乒乓結(jié)構(gòu)引言合成孔徑雷達(Synthetic Aperture Radar,簡稱SAR)是以合成孔徑原理和脈沖壓縮技術(shù)為理論基礎(chǔ),以高速數(shù)字處理和精確運動補償為前提條件的高分辨率成像雷達。對于合成孔徑雷達成像處
- 關(guān)鍵字： FPGA/CPLD PCI接口 合成孔徑雷達 乒乓結(jié)構(gòu)
基于FPGA的神經(jīng)元自適應(yīng)PID控制器設(shè)計
- 摘 要：本文提出了一種用FPGA實現(xiàn)神經(jīng)元自適應(yīng)PID控制器的方案，采用modelsim 5.6d進行仿真驗證并在Synplify Pro 7.1平臺上進行綜合，結(jié)果表明該方案具有運算速度快、精度高和易于實現(xiàn)的特點。關(guān)鍵詞：神經(jīng)元；PID；FPGA；BP神經(jīng)網(wǎng)絡(luò)引言迄今為止，PID控制器因其具有結(jié)構(gòu)簡單、容易實現(xiàn)等特點，仍是實際工業(yè)過程中廣泛采用的一種比較有效的控制方法。但當(dāng)被控對象存在非線性和時變特性時，傳統(tǒng)的PID 控制器往往難以獲得滿意的控制效果。神經(jīng)網(wǎng)絡(luò)以其強大
- 關(guān)鍵字： BP神經(jīng)網(wǎng)絡(luò) FPGA PID 神經(jīng)元
基于FPGA的專用信號處理器設(shè)計和實現(xiàn)
- 摘 要：本文介紹基于FPGA、用VHDL語言編程實現(xiàn)矢量脫靶量測量專用信號處理器的方法。有效利用FPGA片內(nèi)硬件資源，無需外圍電路，高度集成，實現(xiàn)了對復(fù)數(shù)數(shù)據(jù)進行去直流、加窗、512點FFT和求模平方運算。 關(guān)鍵詞：512點FFT；FPGA；蝶形運算 前言矢量脫靶量測量系統(tǒng)中，信號處理電路模塊的主要任務(wù)是完成目標檢測、數(shù)據(jù)存儲以及給其它單元控制信號。系統(tǒng)所進行的目標檢測需要計算信號的功率譜，所以先要對采集到的多通道(8路)數(shù)據(jù)按512點為一幀，作FFT處理，得到其頻譜。為了監(jiān)測接收機工作狀態(tài)，需要在頻域
- 關(guān)鍵字： 512點FFT FPGA 蝶形運算
一種基于FPGA的直接序列擴頻基帶處理器
- 摘 要：本文設(shè)計實現(xiàn)了一種基于FPGA的直接序列擴頻基帶處理器，并闡述了其基本原理和設(shè)計方案。關(guān)鍵詞：擴頻；FPGA；數(shù)字匹配濾波器；基帶處理器引言擴頻通信技術(shù)具有抗干擾、抗多徑、保密性好、不易截獲以及可實現(xiàn)碼分多址等許多優(yōu)點，已成為無線通信物理層的主要通信手段。本文設(shè)計開發(fā)了一種基于直接序列擴頻技術(shù)(DS-SS)的基帶處理器。直接序列擴頻通信直接序列擴頻通信系統(tǒng)原理框圖如圖1所示。該處理器由FPGA芯片，完成圖1中兩虛線框所示的基帶信號處理部分。擴頻方式為11位bar
- 關(guān)鍵字： FPGA 基帶處理器 擴頻 數(shù)字匹配濾波器
用FPGA技術(shù)實現(xiàn)某新型通信設(shè)備中PCM碼流處理
- 摘 要：本文根據(jù)FPGA器件的特點，介紹了應(yīng)用FPGA設(shè)計某通信設(shè)備中PCM碼流處理模塊的一種方案。并就設(shè)計中遇到的問題進行了分析。關(guān)鍵詞：FPGA；RAM引言由于FPGA器件可實現(xiàn)所有數(shù)字電路功能 ，具有結(jié)構(gòu)靈活、設(shè)計周期短、硬件密度高和性能好等優(yōu)點，在高速信號處理領(lǐng)域顯示出愈來愈重要的作用。本文研究了基于FPGA技術(shù)對PCM碼流進行處理的實現(xiàn)方法。變換后的數(shù)據(jù)寫入RAM，與DSP配合可完成復(fù)雜的信號處理功能。設(shè)計方案某新型通信設(shè)備中，在完成調(diào)度功能的板子上，需要進行
- 關(guān)鍵字： FPGA RAM 存儲器
基于PCI/CPCI總線的嵌入式實時智能通信系統(tǒng)
- 摘 要：本文描述了一種基于PCI/CPCI總線的嵌入式實時智能通訊設(shè)備的設(shè)計及實現(xiàn)，充分利用了PCI總線的高效能和嵌入式通訊控制器的強大功能，設(shè)計出了一種高速的智能通信設(shè)備。關(guān)鍵詞：嵌入式微控制器；CPLD；智能通信模塊；PCI目標設(shè)備接口芯片；PCI/CPCI總線 引言在計算機通信領(lǐng)域，串口被廣泛運用。在某些特殊的應(yīng)用領(lǐng)域，將會用到特殊的串口通信進行數(shù)據(jù)通信和報文交換。本設(shè)計就是針對一些特殊用途的應(yīng)用，即一些高速系統(tǒng)串口傳輸方式的設(shè)計。 嵌入式智能通信系統(tǒng)的實時性
- 關(guān)鍵字： CPLD PCI/CPCI總線 PCI目標設(shè)備接口芯片 嵌入式微控制器 智能通信模塊 模塊
ADSP-21062與工控機數(shù)據(jù)交換電路設(shè)計
- 摘 要：本文根據(jù)系統(tǒng)需要，在信號處理機和工控機之間使用雙口SRAM，利用ADSP-21062的可編程FLAG引腳控制雙口SRAM的左右端口高位地址，設(shè)計了高速數(shù)據(jù)交換電路。關(guān)鍵詞：PC104；雙口SRAM；數(shù)據(jù)交換；CPLD ADSP-21062是ADI公司的通用DSP芯片，它具有強大的浮點/定點數(shù)據(jù)運算能力和很高的處理速度。多片ADSP-21062可以以多種形式方便地聯(lián)結(jié)成并行處理器系統(tǒng)，適合進行實時數(shù)據(jù)采集和處理。本文利用多片ADSP-21062設(shè)計了連續(xù)波雷達信
- 關(guān)鍵字： CPLD PC104 數(shù)據(jù)交換 雙口SRAM 存儲器
基于PCI總線的高速實時數(shù)據(jù)采集系統(tǒng)
- 摘 要：本文介紹了一種基于PCI總線的高速實時數(shù)據(jù)采集系統(tǒng)的設(shè)計與實現(xiàn)方法，主要討論了高速數(shù)據(jù)采集的存儲與傳輸?shù)挠布鉀Q方案，以及該系統(tǒng)的控制邏輯的實現(xiàn)，最后給出了控制邏輯仿真波形。關(guān)鍵詞：PCI總線；CPCI總線；高速實時數(shù)據(jù)采集；FIFO；CPLD 引言目前的大多數(shù)雷達信號處理機都是采用自定義總線，不具有通用性，每進行一些系統(tǒng)功能的改變就需要大量的硬件改動。而CPCI總線作為一種新興的工業(yè)總線，其采用了PCI總線的電氣特性以及VME總線的物理特性，兼具了二者的優(yōu)點
- 關(guān)鍵字： CPCI總線 CPLD FIFO PCI總線 高速實時數(shù)據(jù)采集
DSP和FPGA在圖像傳輸系統(tǒng)中的應(yīng)用和實現(xiàn)
- 摘 要：本文重點介紹基于DSP和FPGA、采用中頻數(shù)字化方法，以及QPSK擴頻調(diào)制技術(shù)來實現(xiàn)圖像的無線傳輸。對擴頻通信系統(tǒng)的同步問題提出了一種實現(xiàn)方法，并給出了部分實驗結(jié)果。關(guān)鍵詞：圖像傳輸；擴頻通信；同步；FPGA；DSP 視頻通信是目前計算機和通信領(lǐng)域的一個熱點。而無線擴頻與有線相比,有其固有的優(yōu)越性，如聯(lián)網(wǎng)方便、費用低廉等。所以開發(fā)無線擴頻實時圖像傳輸系統(tǒng)有很高的實用價值。 系統(tǒng)設(shè)計在短距離通信中，通?？梢栽谑瞻l(fā)端加入奇偶校驗、累加和校驗等出錯重發(fā)的防噪聲措施
- 關(guān)鍵字： DSP FPGA 擴頻通信 同步 圖像傳輸
cpld／fpga介紹
您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。 創(chuàng)建詞條
cpld／fpga電路
cpld／fpga相關(guān)帖子
cpld／fpga資料下載
cpld／fpga專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473