首頁(yè) > 新聞中心 > EDA/PCB > 設(shè)計(jì)應(yīng)用
進(jìn)入新的一年，技術(shù)研發(fā)領(lǐng)域?qū)殡S著AI/ML、HI/3DIC?生態(tài)系統(tǒng)、光子學(xué)乃至量子計(jì)算等重要發(fā)展勢(shì)頭持續(xù)向前演進(jìn)。這些重要趨勢(shì)有望激發(fā)真正的創(chuàng)新并塑造未來(lái)。在此篇文章中，是德科技EDA高級(jí)設(shè)計(jì)與驗(yàn)證業(yè)務(wù)負(fù)責(zé)人Nile......
在電子產(chǎn)品領(lǐng)域，PCB（Printed Circuit Board，印刷電路板）是極為關(guān)鍵的部件，無(wú)論是高速電路、高頻電路還是毫米波相關(guān)產(chǎn)品，都離不開(kāi)它。而 PCB 板的加工是一項(xiàng)復(fù)雜的系統(tǒng)工程，涵蓋 PCB 材料、藥水......
電路板電容損壞的故障特點(diǎn)及維修電容損壞引發(fā)的故障在電子設(shè)備中是最高的，其中尤其以電解電容的損壞最為常見(jiàn)。電容損壞表現(xiàn)為：1.容量變?。?.完全失去容量；3.漏電；4.短路。電容在電路中所起的作用不同，引起的故障也各有特點(diǎn)......
●? ?賽微科技和AIZIP與Ceva合作，為Ceva-NeuPro-Nano嵌入式人工智能NPU提供預(yù)優(yōu)化的人工智能模型，包括關(guān)鍵詞探知、人臉識(shí)別和說(shuō)話者識(shí)別●? ?Ceva擴(kuò)大與Edge Impulse的合作，包括支......
在芯片設(shè)計(jì)和制造中，RDL（Redistribution Layer，重分布層） 是指通過(guò)在芯片上增加金屬布線層來(lái)重新分布芯片的信號(hào)連接。RDL主要用于將芯片內(nèi)部的信號(hào)引出到所需的位置，以便于后續(xù)封裝或連接其他......
......
芯原股份近日宣布其高性能、低功耗的顯示處理器IP DC8200-FS已成功通過(guò)ISO 26262 ASIL B級(jí)汽車功能安全認(rèn)證。認(rèn)證證書(shū)由國(guó)際檢驗(yàn)認(rèn)證機(jī)構(gòu)TüV NORD頒發(fā)。符合ISO 26262 ASIL B標(biāo)準(zhǔn)的......
9 月，佳能推出了這項(xiàng)技術(shù)的第一個(gè)商業(yè)版本，有朝一日可能會(huì)顛覆最先進(jìn)的硅芯片的制造。它被稱為納米壓印光刻 （NIL），能夠?qū)π≈?14 納米的電路特征進(jìn)行圖案化，使邏輯芯片能夠與目前正在量產(chǎn)的 Intel、AMD 和 N......
在集成電路應(yīng)用設(shè)計(jì)中，項(xiàng)目原理圖設(shè)計(jì)完成之后，就需要進(jìn)行PCB布板的設(shè)計(jì)。PCB設(shè)計(jì)是一個(gè)至關(guān)重要的環(huán)節(jié)。設(shè)計(jì)結(jié)果的優(yōu)劣直接影響整個(gè)設(shè)計(jì)功能。因此，合理高效的PCB Layout是芯片電路設(shè)計(jì)調(diào)試成功中至關(guān)重要的一步。本......
內(nèi)容提要●? ?與前一代產(chǎn)品相比，Cadence 新一代“動(dòng)力雙劍”組合的容量增加超過(guò) 2 倍，速度快 1.5 倍，可助力設(shè)計(jì)人員快速開(kāi)發(fā)先進(jìn)芯片，滿足生成式 AI、移動(dòng)、汽車、超大規(guī)模和 LLM 應(yīng)用的需求●? ?Pa......
43.2%在閱讀
23.2%在互動(dòng)
