在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

<menu id="6qfwx"><li id="6qfwx"></li></menu>
    1. <menu id="6qfwx"><dl id="6qfwx"></dl></menu>

      <label id="6qfwx"><ol id="6qfwx"></ol></label><menu id="6qfwx"></menu><object id="6qfwx"><strike id="6qfwx"><noscript id="6qfwx"></noscript></strike></object>
        1. <center id="6qfwx"><dl id="6qfwx"></dl></center>

            首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
            EEPW首頁 >> 主題列表 >> vhdl-cpld

            用VHDL設(shè)計實現(xiàn)的有線頂盒信源發(fā)生方案

            • VHDL是隨著可編輯邏輯器件(PLD)的發(fā)展而發(fā)展起來的一種硬件描述語言。它是1980年美國國防部VHSIC(超高速集成電路)計劃的一部分,并于1986年和1987年分別成為美國國防部和IEEE的工業(yè)標(biāo)準(zhǔn)。作為一種硬件設(shè)計時采用的標(biāo)準(zhǔn)語言,VHDL具有極強(qiáng)的描述能力,能支持系統(tǒng)行為級、寄存器傳輸級和門級三個不同層次的設(shè)計,這樣設(shè)計師將在TOP-DOWN設(shè)計的全過程中均可方便地使用同一種語言。
            • 關(guān)鍵字: VHDL  有線頂盒  信源發(fā)生  方案  

            Verilog語言要素

            • Verilog HDL 中的標(biāo)識符 (identifier) 可以是任意一組字母、數(shù)字、 $ 符號和 _( 下劃線 ) 符號的組合,但標(biāo)識符的第一個字符必須是字母或者下劃線。另外,標(biāo)識符是區(qū)分大小寫的。
            • 關(guān)鍵字: Verilog  語言要素  VHDL  

            Verilog HDL的歷史及設(shè)計流程

            • Verilog HDL 是硬件描述語言的一種,用于數(shù)字電子系統(tǒng)設(shè)計。該語言是 1983 年由 GDA ( GateWay Design Automation )公司的 Phil Moorby 首創(chuàng)的。 Phil Moorby 后來成為 Verilog - XL 的主要設(shè)計者和 Cadence 公司( Cadence Design System )的第一個合伙人。
            • 關(guān)鍵字: VerilogHDL  VHDL  設(shè)計流程  

            基于CPLD/FPGA的出租車計費(fèi)系統(tǒng)

            • 介紹了出租車計費(fèi)器系統(tǒng)的組成及工作原理,簡述了在EDA平臺上用單片CPLD器件構(gòu)成該數(shù)字系統(tǒng)的設(shè)計思想和實現(xiàn)過程。論述了車型調(diào)整模塊、計程模塊、計費(fèi)模塊、譯碼動態(tài)掃描模塊等的設(shè)計方法與技巧。
            • 關(guān)鍵字: CPLD/PPGA  硬件描述語言  出租車計費(fèi)器  MAX+PLUS軟件  數(shù)字系統(tǒng)  

            用MAX+PLUSⅡ開發(fā)Altera CPLD

            • 介紹利用MAX+PLUSⅡ軟件對Altera公司的CPLD進(jìn)行圖形設(shè)計、編譯以及在系統(tǒng)編程的基本方法和步驟。
            • 關(guān)鍵字: PlusⅡ軟件  CPLD  在線編程  Max  

            CPLD芯片選型(四)

            • 目前,世界上兩大可編程邏輯芯片制造廠商Lattice、Vantis 強(qiáng)強(qiáng)聯(lián)手,其ispLSI 系列和MACH 系列CPLD 產(chǎn)品具有集成度高、速度快、可靠性強(qiáng)等特點(diǎn),代表著該領(lǐng)域的很高水平,并且有著豐富的軟件支持,是可編程器件的首選產(chǎn)品之一。
            • 關(guān)鍵字: 可編程邏輯  Lattice  Vantis  CPLD  MACH系列  ispLSI系列  

            SystemVerilog語言簡介

            • Verilog模塊之間的連接是通過模塊端口進(jìn)行的。為了給組成設(shè)計的各個模塊定義端口,我們必須對期望的硬件設(shè)計有一個詳細(xì)的認(rèn)識。不幸的是,在設(shè)計的早期,我們很難把握設(shè)計的細(xì)節(jié)。
            • 關(guān)鍵字: SystemVerilog  語言  VHDL  

            CPLD芯片選型(三)

            • Xilinx CoolRunner 系列CPLD器件分CoolRunner-Ⅱ系列和CoolRunner XPLA 3系列器件。1999年8月,Xilinx收購了Philips的CoolRunner生產(chǎn)線并開始提供XPLA(eXtenden Programmable Logic Array,加強(qiáng)型可編程邏輯陣列)系列器件
            • 關(guān)鍵字: Xilinx  CoolRunner  CPLD  

            HDL語言種類

            • HDL 語言在國外有上百種。高等學(xué)校、科研單位、 EDA 公司都有自己的 HDL 語言?,F(xiàn)選擇較有影響的作簡要介紹。
            • 關(guān)鍵字: HDL  VHDL  種類  

            CPLD芯片選型(二)

            • Xilinx CPLD 器件可使用 Foundation 或 ISE 開發(fā)軟件進(jìn)行開發(fā)設(shè)計,也可使用專門針對 CPLD 器件的 Webpack 開發(fā)軟件進(jìn)行設(shè)計。XC9500系列器件分XC9500 5V器件、XC9500XL 3.3V器件和XC9500XV 2.5V器件3種類型,XC9500系列可提供從最簡單的PAL綜合設(shè)計到最先進(jìn)的實時硬件現(xiàn)場升級的全套解決方案。
            • 關(guān)鍵字: Xilinx  XC9500  CPLD  

            CPLD芯片選型(一)

            • 經(jīng)過幾十年的發(fā)展,全球各大開發(fā)商和供貨商都開發(fā)出了多種可編程邏輯器件 . 比較典型的就是 Xilinx 公司的 FPGA 器件和 Altera 公司的 CPLD 器件系列,他們開發(fā)較早,占有大部分市場?在歐洲用 Xilinx 的人多,而 Altera 公司占有日本和亞太地區(qū)的大部分市場,在美國則是平分秋色。
            • 關(guān)鍵字: Xilinx  Altera  芯片  選型  CPLD  

            Verilog HDL和VHDL的比較

            • 這兩種語言都是用于數(shù)字電子系統(tǒng)設(shè)計的硬件描述語言,而且都已經(jīng)是 IEEE 的標(biāo)準(zhǔn)。 VHDL 1987 年成為標(biāo)準(zhǔn),而 Verilog 是 1995 年才成為標(biāo)準(zhǔn)的。這個是因為 VHDL 是美國軍方組織開發(fā)的,而 Verilog 是一個公司的私有財產(chǎn)轉(zhuǎn)化而來的。為什么 Verilog 能成為 IEEE 標(biāo)準(zhǔn)呢?它一定有其優(yōu)越性才行,所以說 Verilog 有更強(qiáng)的生命力。
            • 關(guān)鍵字: Verilog  VHDL  HDL  

            什么是VHDL?

            • VHDL 語言的英文全名是 Very High Speed Integrated Circuit Hardware Description Language ,即超高速集成電路硬件描述語言。 HDL 發(fā)展的技術(shù)源頭是:在 HDL 形成發(fā)展之前,已有了許多程序設(shè)計語言,如匯編、 C 、 Pascal 、 Fortran 、 Prolog 等。
            • 關(guān)鍵字: VHDL  

            FPGA/CPLD 的設(shè)計思想與技巧

            • FPGA/CPLD 的設(shè)計思想與技巧是一個非常大的話題,由于篇幅所限,本文僅介紹一些常用的設(shè)計思想與技巧,包括乒乓球操作、串并轉(zhuǎn)換、流水線操作和數(shù)據(jù)接口的同步方法。希望本文能引起工程師們的注意,如果能有意識地利用這些原則指導(dǎo)日后的設(shè)計工作,將取得事半功倍的效果!
            • 關(guān)鍵字: 設(shè)計思想  FPGA  CPLD  

            CPLD/FPGA技術(shù)及電子設(shè)計自動化

            • 電子設(shè)計自動化(EDA)的實現(xiàn)是與CPLD/FPGA技術(shù)的迅速發(fā)展息息相關(guān)的。CPLD/FPGA是80年代中后期出現(xiàn)的,其特點(diǎn)是具有用戶可編程的特性。利用PLD/FPGA,電子系統(tǒng)設(shè)計工程師可以在實驗室中設(shè)計出專用IC,實現(xiàn)系統(tǒng)的集成,從而大大縮短了產(chǎn)品開發(fā)、上市的時間,降低了開發(fā)成本。此外,CPLD/FPGA還具有靜態(tài)可重復(fù)編程或在線動態(tài)重構(gòu)特性,使硬件的功能可象軟件一樣通過編程來修改,不僅使設(shè)計修改和產(chǎn)品升級變得十分方便,而且極大地提高了電子系統(tǒng)的靈活性和通用能力。
            • 關(guān)鍵字: 可編程邏輯器件  FPGA  CPLD  電子設(shè)計  靈活性  
            共994條 4/67 |‹ « 2 3 4 5 6 7 8 9 10 11 » ›|
            關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
            Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
            《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
            備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473