verilog 文章進(jìn)入verilog 技術(shù)社區(qū)

Verilog按鍵消抖的理解

按鍵在按下時(shí)會(huì)產(chǎn)生抖動(dòng)，釋放時(shí)也會(huì)產(chǎn)生抖動(dòng)，所以在設(shè)計(jì)鍵盤掃描程序時(shí)必須考慮按鍵的消抖，我們一般只考慮按下 ...
關(guān)鍵字： Verilog 按鍵消抖延時(shí)

Verilog代碼命名六大黃金規(guī)則

Verilog代碼命名六大黃金規(guī)則,關(guān)于Verilog代碼中命名的六大黃金規(guī)則?！　?. 系統(tǒng)級(jí)信號(hào)的命名?！　∠到y(tǒng)級(jí)信號(hào)指復(fù)位信號(hào)，置位信號(hào)，時(shí)鐘信號(hào)等需要輸送到各個(gè)模塊的全局信號(hào)；系統(tǒng)信號(hào)以字符串Sys開頭?！　?. 低電平有效的信號(hào)后一律加下劃線
關(guān)鍵字：黃金規(guī)則六大命名代碼 Verilog

基于串口通訊的Verilog設(shè)計(jì)

1 串口通信基本特點(diǎn)隨著多微機(jī)系統(tǒng)的應(yīng)用和微機(jī)網(wǎng)絡(luò)的發(fā)展，通信功能越來越顯得重要。串行通信是在一根傳輸線上一位一位地傳送信息.這根線既作數(shù)據(jù)線又作聯(lián)絡(luò)線。串行通信作為一種主要的通信方式，由于所用的傳輸線少
關(guān)鍵字： Verilog 串口通訊

基于Verilog HDL語言的32X8 FIFO設(shè)計(jì)

摘要:介紹了FIFO的基本概念、設(shè)計(jì)方法和步驟,采用了一種新穎的讀、寫地址寄存器和雙體存儲(chǔ)器的交替讀、寫機(jī)制,實(shí)現(xiàn)了FIFO的基本功能,同時(shí)使本32X8 FIFO擁有可同時(shí)讀、寫的能力,完全基于Verilog HDL語言實(shí)現(xiàn)了電路功能
關(guān)鍵字： Verilog 32X8 FIFO HDL

基于Verilog HDL語言的CAN總線控制器設(shè)計(jì)及驗(yàn)證

摘要：在此利用VerilogHDL設(shè)計(jì)了一款CAN總線控制器，首先根據(jù)協(xié)議把整個(gè)CAN總線控制器劃分為接口邏輯管理、寄...
關(guān)鍵字： CAN總線控制器 FPGA Verilog HDL

Verilog HDL設(shè)計(jì)自動(dòng)數(shù)據(jù)采集系統(tǒng)

隨著數(shù)字時(shí)代的到來，數(shù)字技術(shù)的應(yīng)用已經(jīng)滲透到了人類生活的各個(gè)方面。數(shù)字系統(tǒng)發(fā)展在很大程度上得益于器件和集成技術(shù)的發(fā)展，著名的摩爾定律(Moores Law)的預(yù)言也在集成電路的發(fā)展過程中被印證了，數(shù)字系統(tǒng)的設(shè)計(jì)理
關(guān)鍵字： Verilog HDL 自動(dòng) 數(shù)據(jù)采集系統(tǒng)

基于Verilog HDL語言的CAN總線控制器設(shè)計(jì)及驗(yàn)證

摘要：在此利用Verilog HDL設(shè)計(jì)了一款CAN總線控制器，首先根據(jù)協(xié)議把整個(gè)CAN總線控制器劃分為接口邏輯管理、寄存器邏輯和CAN核心模塊3個(gè)模塊，然后用Verilog HDL硬件描述語言設(shè)計(jì)了各個(gè)功能模塊，并使用Modelsim軟件
關(guān)鍵字：控制器設(shè)計(jì) 驗(yàn)證總線 CAN Verilog HDL 語言基于

基于ESL并采用System C和System Verilog的設(shè)計(jì)流程

　ESL解決方案的目標(biāo)在于提供讓設(shè)計(jì)人員能夠在一種抽象層次上對(duì)芯片進(jìn)行描述和分析的工具和方法，在這種抽象層次上，設(shè)計(jì)人員可以對(duì)芯片特性進(jìn)行功能性的描述，而沒有必要求助于硬件（RTL）實(shí)現(xiàn)的具體細(xì)節(jié)。當(dāng)今
關(guān)鍵字： System Verilog ESL 設(shè)計(jì)流程

科銳發(fā)布Verilog-A無線射頻器件模型

科銳公司(Nasdaq: CREE)宣布推出適用于 GaN 無線射頻器件的全新 Verilog-A 非線性器件模型，該模型專為安捷倫的 ADS 以及 AWR 的 Microwave Office 等領(lǐng)先無線射頻設(shè)計(jì)平臺(tái)而研發(fā)。全新器件模型能夠支持更為復(fù)雜的電路仿真，包括最新寬帶調(diào)制包絡(luò)分析和4G 蜂窩通信的多模式無線射頻功率放大器。
關(guān)鍵字：科銳無線射頻 Verilog-A

基于Verilog實(shí)現(xiàn)電器定時(shí)開關(guān)控制

1、前言隨著當(dāng)今社會(huì)工作和生活節(jié)奏的加快，人們對(duì)許多電器、儀器、設(shè)備的自動(dòng)化要求也越來越高，但現(xiàn) ...
關(guān)鍵字： Verilog 電器定時(shí)開關(guān) 控制

Verilog代碼驗(yàn)證的全面性與代碼覆蓋率分析

Verilog代碼驗(yàn)證的全面性與代碼覆蓋率分析,對(duì)于復(fù)雜的設(shè)計(jì)來說，Verilog代碼覆蓋率檢查是檢查驗(yàn)證工作是否完全的重要方法，代碼覆蓋率（codecoverge）可以指示Verilog代碼描述的功能有多少在仿真過程中被驗(yàn)證過了，代碼覆蓋率分析包括以下分析內(nèi)容。1、語句覆
關(guān)鍵字：代碼分析覆蓋率驗(yàn)證 Verilog 全面性

Verilog串口UART程序

Verilog串口UART程序,==========================================================================
//-----------------------------------------------------
// Design Name : uart
// File Name : uart.v
// Function : S
關(guān)鍵字：程序 UART 串口 Verilog

采用Verilog的數(shù)字跑表設(shè)計(jì)

本節(jié)通過Verilog HDL語言編寫一個(gè)具有“百分秒、秒、分”計(jì)時(shí)功能的數(shù)字跑表，可以實(shí)現(xiàn)一個(gè)小時(shí)以內(nèi)精確至百 ...
關(guān)鍵字： Verilog 數(shù)字跑表

Verilog模擬PS2協(xié)議的方法

Verilog模擬PS2協(xié)議的方法,PS2協(xié)議讀鍵盤值相當(dāng)簡單嘛，比模擬SPI、I2C簡單多了...下面介紹一下具體過程.1.明確接線關(guān)系，只需接4根線，VCC要+5V，3.3我測試過不能用，時(shí)鐘和數(shù)據(jù)線要用bidir雙向口線，F(xiàn)PGA可以不用外接上拉電阻。另外，USB鍵盤
關(guān)鍵字：方法協(xié)議 PS2 模擬 Verilog

可以將第三方的IP(來自VHDL或Verilog)吸納到NI Fl

如果適配器模塊是由NI公司開發(fā)的，那么不需要任何VHDL或其他硬件描述語言的經(jīng)驗(yàn)。所有的FPGA編程均通過NI LabVIEW FPGA模塊和NI-RIO驅(qū)動(dòng)程序軟件以圖形化的方式完成。如果該適配器模塊是由第三方開發(fā)的，則或許提供定
關(guān)鍵字： FlexRIO Verilog VHDL IP

共184條 9/13 |‹ « 4 5 6 7 8 9 10 11 12 13 »

verilog 介紹

Verilog HDL是目前應(yīng)用最為廣泛的硬件描述語言．Verilog HDL可以用來進(jìn)行各種層次的邏輯設(shè)計(jì)，也可以進(jìn)行數(shù)字系統(tǒng)的邏輯綜合，仿真驗(yàn)證和時(shí)序分析等。　　Verilog HDL適合算法級(jí)，寄存器級(jí)，邏輯級(jí)，門級(jí)和版圖級(jí)等各個(gè)層次的設(shè)計(jì)和描述．　　Verilog HDL進(jìn)行設(shè)計(jì)最大的優(yōu)點(diǎn)是其工藝無關(guān)性．這使得工程師在功能設(shè)計(jì)，邏輯驗(yàn)證階段可以不必過多考慮門級(jí)及工藝實(shí)現(xiàn)的具體細(xì)節(jié)， [ 查看詳細(xì) ]