fpga+dsp 文章 進入fpga+dsp技術(shù)社區(qū)
重慶交通大學計算機通訊學院TI DSP實驗室成立
- 重慶交通大學計算機通訊學院TI DSP聯(lián)合實驗室是TI在重慶地區(qū)大學掛牌的第三家聯(lián)合實驗室(前兩家為：重慶大學和重慶郵電大學),該校領(lǐng)導對實驗室的建設(shè)極為重視，前期投入了專向資金并對實驗室產(chǎn)品的采購進行了多方選擇，最終選擇了合眾達30套三DSP教學實驗箱SEED-DTK多DSP教學實驗箱作為該實驗室DSP唯一的教學科研設(shè)備, 在此衷心感謝重慶交通大學校領(lǐng)導以及將相關(guān)老師們對合眾達電子的大力支持與信任，同時合眾達電子對該實驗室的成功建立表示衷心祝賀！ 重慶
- 關(guān)鍵字： DSP TI 重慶交通大學
基于IP核的FPGA設(shè)計方法
- 前 言 幾年前設(shè)計專用集成電路(ASIC) 還是少數(shù)集成電路設(shè)計工程師的事, 隨著硅的集成度不斷提高,百萬門的ASIC 已不難實現(xiàn), 系統(tǒng)制造公司的設(shè)計人員正越來越多地采用ASIC 技術(shù)集成系統(tǒng)級功能(System L evel In tegrete - SL I) , 或稱片上系統(tǒng)(System on a ch ip ) , 但ASIC 設(shè)計能力跟不上制造能力的矛盾也日益突出?，F(xiàn)在設(shè)計人員已不必全部用邏輯門去設(shè)計ASIC, 類似于用集成電路( IC) 芯片在印制板上的設(shè)計,ASIC 設(shè)計人員可以應(yīng)用等
- 關(guān)鍵字： ASIC CPLD FPGA IP 單片機 嵌入式系統(tǒng)
基于51主控的lP電話設(shè)計
- 引 言 IP電話是利用國際互聯(lián)網(wǎng)Internet為語音傳輸?shù)拿浇椋瑢崿F(xiàn)語音通信的一種全新的通信技術(shù)。其通信費用的低廉(有人稱之為廉價電話)，節(jié)省帶寬；智能化；開放的體系結(jié)構(gòu)；多媒體業(yè)務(wù)的集成。IP電話網(wǎng)絡(luò)支持語音、數(shù)據(jù)、圖像的傳輸，為將來全面提供多媒體業(yè)務(wù)打下了基礎(chǔ)。IP電話是未來“三網(wǎng)合一”的一項服務(wù)，有望成為下一代電信基礎(chǔ)設(shè)施結(jié)構(gòu)的核心，使未來各電信業(yè)務(wù)綜合在同一IP網(wǎng)絡(luò)上成為可能，導致語音、數(shù)據(jù)、圖像的融合和未來電信市場的重組，并帶來新的經(jīng)濟模式和價值鏈。IP電話的主要特點是語音在Intenet
- 關(guān)鍵字： AC48801 DSP lP電話 通訊 網(wǎng)絡(luò) 無線
基于并行流水線結(jié)構(gòu)的可重配FIR濾波器的FPGA實現(xiàn)
- 1 并行流水結(jié)構(gòu)FIR的原理 在用FPGA或?qū)Ｓ眉呻娐穼崿F(xiàn)數(shù)字信號處理算法時，計算速度和芯片面積是兩個相互制約的主要問題。實際應(yīng)用FIR濾波器時，要獲得良好的濾波效果，濾波器的階數(shù)可能會顯著增加，有時可能會多達幾百階。因此，有必要在性能和實現(xiàn)復雜性之間做出選擇，也就是選擇不同的濾波器實現(xiàn)結(jié)構(gòu)。這里運用并行流水線結(jié)構(gòu)來實現(xiàn)速度和硬件面積之間的互換和折衷。 在關(guān)鍵路徑插入寄存器的流水線結(jié)構(gòu)是提高系統(tǒng)吞吐率的一項強大的實現(xiàn)技術(shù)，并且不需要大量重復設(shè)置硬件。流水線的類型主要分為兩種：算術(shù)流水線和指令流水線
- 關(guān)鍵字： FIR濾波器 FPGA 并行流水線 單片機 可重配 嵌入式系統(tǒng)
FPGA設(shè)計的驗證技術(shù)及應(yīng)用原則
- FPGA設(shè)計和驗證工程師當今面臨的最大挑戰(zhàn)之一是時間和資源制約。隨著FPGA在速度、密度和復雜性方面的增加，完成一個完整時序驗證對人力和計算機處理器、存儲器提出了更多更高的要求。 隨著FPGA器件體積和復雜性的不斷增加，設(shè)計工程師越來越需要有效的驗證方。時序仿真可以是一種能發(fā)現(xiàn)最多問題的驗證方法，但對許多設(shè)計來說，它常常是最困難和費時的方法之一。過去，采用標準臺式計算機的時序仿真是以小時或分鐘計算的，但現(xiàn)在對某些項目來說，在要求采用高性能64位服務(wù)器的情況下，其測試時間卻要幾天甚至幾周。這樣，這種
- 關(guān)鍵字： FPGA 驗證
基于ARM的FPGA加載配置實現(xiàn)
- 引言 基于SRAM工藝FPGA在每次上電后需要進行配置，通常情況下FPGA的配置文件由片外專用的EPROM來加載。這種傳統(tǒng)配置方式是在FPGA的功能相對穩(wěn)定的情況下采用的。在系統(tǒng)設(shè)計要求配置速度高、容量大、以及遠程升級時，這種方法就顯得很不實際也不方便。本文介紹了通過ＡＲＭ對可編程器件進行配置的的設(shè)計和實現(xiàn)。 1 配置原理與方式 1.1 配置原理 在FPGA正常工作時，配置數(shù)據(jù)存儲在SRAM單元中，這個SRAM單元也被稱為配置存儲（Configuration RAM）。由于SRAM是易失性的存
- 關(guān)鍵字： ARM FPGA 單片機 配置 嵌入式系統(tǒng)
基于SYSTEM C的FPGA設(shè)計方法
- 一、概述 隨著VLSI的集成度越來越高，設(shè)計也越趨復雜。一個系統(tǒng)的設(shè)計往往不僅需要硬件設(shè)計人員的參與，也需要有軟件設(shè)計人員的參與。軟件設(shè)計人員與硬件設(shè)計人員之間的相互協(xié)調(diào)就變的格外重要，它直接關(guān)系到工作的效率以及整個系統(tǒng)設(shè)計的成敗。傳統(tǒng)的設(shè)計方法沒有使軟件設(shè)計工作與硬件設(shè)計工作協(xié)調(diào)一致，而是將兩者的工作割裂開來。軟件算法的設(shè)計人員在系統(tǒng)設(shè)計后期不能為硬件設(shè)計人員的設(shè)計提供任何的幫助。同時現(xiàn)在有些大規(guī)模集成電路設(shè)計中往往帶有DSP Core或其它CPU Core。這些都使得單
- 關(guān)鍵字： C FPGA SYSTEM 單片機 嵌入式系統(tǒng)
網(wǎng)絡(luò)多媒體設(shè)計的成功取決于精心選擇恰當?shù)腄SP
- 為網(wǎng)絡(luò)多媒體應(yīng)用選擇一個恰當數(shù)字信號處理器（DSP）是一項很復雜的工作。首先，必須在當前和近期業(yè)界接口的需求環(huán)境下對處理器的內(nèi)核體系結(jié)構(gòu)和外圍設(shè)備配置進行透徹的分析。其次，為了防止出現(xiàn)帶寬瓶頸問題，了解多媒體數(shù)據(jù)（例如，視頻、圖象、音頻和分組數(shù)據(jù)）如何流過一個基于DSP的系統(tǒng)是至關(guān)重要的。另外，了解造成最低標準臨界實現(xiàn)和魯棒性解決方案之間的差別的各種系統(tǒng)屬性（包括DMA和存儲器訪問）也是很有幫助的。 為網(wǎng)絡(luò)多媒體應(yīng)用選擇處理器取決于系統(tǒng)設(shè)計對性能和連通性要求。許多應(yīng)用同時采用微控制器（MCU）和
- 關(guān)鍵字： DSP 單片機 美國模擬器件公司 嵌入式系統(tǒng)
基于DSP+FPGA結(jié)構(gòu)的小波圖像處理系統(tǒng)設(shè)計
- 介紹了一種基于DSP+FPGA結(jié)構(gòu)的小波圖像處理系統(tǒng)設(shè)計方案，以高性能數(shù)字信號處理器ADSP—BF535作為核心，結(jié)合現(xiàn)場可編程門陣列FPGA，實現(xiàn)了實時數(shù)字圖像處理。 小波分析是近年迅速發(fā)展起來的新興學科，與Fourier分析和Gabor變換相比，小波變換是時間(空間)頻率的局部化分析，它通過伸縮平移運算對信號逐步進行多尺度細化，最終達到高頻處時間細分和低頻處頻率細分，能自動適應(yīng)時頻信號分析的要求，從而可聚焦到信號的任意細節(jié)．解決了Fourier分
- 關(guān)鍵字： DSP FPGA 小波圖像處理
FPGA在智能儀表中的應(yīng)用
- 隨著微電子技術(shù)的發(fā)展，采用現(xiàn)場可編程門陣列(FPGA)進行數(shù)字信號處理得到了飛速發(fā)展。由于FPGA具有現(xiàn)場可編程的特點，可以實現(xiàn)專用集成電路，因此越來越受到硬件電路設(shè)計工程師們的青睞。 目前，在自動化監(jiān)測與控制儀器和裝置中，大多以8位或16位MCU為核心部件。然而伴隨著生產(chǎn)技術(shù)的進步和發(fā)展，對監(jiān)測與控制的要求也在不斷提高，面對日益復雜的監(jiān)測對象和控制算法，傳統(tǒng)的MCU往往不堪重負。把FPGA運用到這些儀表和設(shè)備中，可以減少這些儀器、設(shè)備的開發(fā)周期，大幅度提升這些儀器的性能，減少總成本和體積。 在低阻值
- 關(guān)鍵字： FPGA) 測量 測試 單片機 嵌入式系統(tǒng) 智能儀表
嵌入式目標模塊在DSP系統(tǒng)開發(fā)中的應(yīng)用
- 引言隨著電子技術(shù)的不斷進步，特別是3C(計算機、通信、消費電子)的飛速發(fā)展，電子設(shè)備日趨數(shù)字化、小型化和集成化，嵌入式芯片逐漸成為設(shè)計開發(fā)人員的首選。DSP作為嵌入式芯片的典型代表之一，在信息產(chǎn)業(yè)領(lǐng)域得到了廣泛應(yīng)用。DSP雖然為3C產(chǎn)品的開發(fā)提供了很好的硬件支撐平臺，但設(shè)計者仍得花費一定的時間去掌握DSP內(nèi)部各種寄存器的正確設(shè)置、軟件編程方法以及控制算法設(shè)計，這必然會增大產(chǎn)品開發(fā)難度，延長產(chǎn)品開發(fā)周期，從而影響開發(fā)效率。Matlab公司最新推出的針對DSP應(yīng)用控制系統(tǒng)而開發(fā)的嵌入式目標模塊Embedded
- 關(guān)鍵字： CCS DSP 單片機 嵌入式系統(tǒng) 模塊
fpga+dsp介紹
您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條
fpga+dsp電路
fpga+dsp相關(guān)帖子
fpga+dsp資料下載
fpga+dsp專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473