fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

Actel推出業(yè)界最低功耗的FPGA系列——IGLOO

　　Actel 公司宣布推出業(yè)界最低功耗的現(xiàn)場(chǎng)可編程門陣列 (FPGA) -- IGLOO™ 系列。這個(gè)以 Flash 為基礎(chǔ)的產(chǎn)品系列的靜態(tài)功耗為5µW，是最接近競(jìng)爭(zhēng)產(chǎn)品功耗的四分之一；與目前領(lǐng)先的PLD產(chǎn)品比較，更可延長(zhǎng)便攜式應(yīng)用的電池壽命達(dá)5倍，因而奠定了低功耗的新標(biāo)準(zhǔn)。　　由于便攜式產(chǎn)品的生命周期短及市場(chǎng)競(jìng)爭(zhēng)激烈，設(shè)計(jì)人員必需不斷增加新的功能和復(fù)雜性，但卻不能耗用更多的電池能量。這個(gè)需求使到可重編程及全功能的Actel IGLOO 方案別具吸引力，足以取代ASIC和 C
關(guān)鍵字： Actel FPGA 單片機(jī) 嵌入式系統(tǒng)

一種基于DSP的視頻圖像壓縮系統(tǒng)的設(shè)計(jì)

圖像的數(shù)字化表示使得圖像信號(hào)可以高質(zhì)量傳輸，并便于圖像的檢索、分析、處理和存儲(chǔ)。
關(guān)鍵字：系統(tǒng) 設(shè)計(jì) 壓縮圖像 DSP 視頻基于

TMS320VC5402 DSP并行8bit EPROM引導(dǎo)裝載方法研究

TMS320VC5402（以下簡(jiǎn)稱C5402）是德州儀器公司（TI）推出的性價(jià)比極高的16bit定點(diǎn)數(shù)字信號(hào)處理器（DSP），操作速率可達(dá)100MIPS，它的內(nèi)部資源配置為用戶構(gòu)造系統(tǒng)提供了很大便利。 C5402芯片配置有4K
關(guān)鍵字： DSP EPROM TMS320VC5402 單片機(jī) 嵌入式系統(tǒng)

基于 FPGA 的 MPEG-4 編解碼器

您是否曾想在您的FPGA設(shè)計(jì)中使用先進(jìn)的視頻壓縮技術(shù)，卻發(fā)現(xiàn)實(shí)現(xiàn)起來(lái)太過(guò)復(fù)雜？現(xiàn)在您無(wú)需成為一名視頻專家就能在您的系統(tǒng)中使用視頻壓縮。賽靈思新推出的 MPEG-4 編碼器/解碼器核可以幫助您滿足視頻壓縮需求。視頻和多媒體系統(tǒng)正變得日益復(fù)雜，因此能否獲得適用于您的系統(tǒng)的低成本的可靠 IP 核對(duì)您的產(chǎn)品上市極為關(guān)鍵。特別是，視頻壓縮算法與標(biāo)準(zhǔn)已變成極為復(fù)雜的電路，需要花費(fèi)很長(zhǎng)時(shí)間來(lái)設(shè)計(jì)，并且常常成為系統(tǒng)測(cè)試和發(fā)貨的瓶頸。這些 MPEG-4 簡(jiǎn)易 (simple profile) 編碼器/解碼器核也許正好
關(guān)鍵字： FPGA MPEG-4 編解碼器單片機(jī) 嵌入式系統(tǒng)

Altera推出低成本Arria GX FPGA系列

Altera公司(NASDAQ: ALTR)今天宣布推出低成本Arria™ GX系列，繼續(xù)擴(kuò)大了公司在收發(fā)器FPGA市場(chǎng)上的領(lǐng)先優(yōu)勢(shì)。Arria GX FPGA經(jīng)過(guò)優(yōu)化，支持速率高達(dá)2.5Gbps的PCI Express (PCIe)、千兆以太網(wǎng)(GbE)和Serial RapidIO™ (SRIO)標(biāo)準(zhǔn)；這些標(biāo)準(zhǔn)迅速成為很多市場(chǎng)和應(yīng)用領(lǐng)域的主流協(xié)議。Arria GX系列的特性包括成熟的Str
關(guān)鍵字： Altera Arria FPGA GX 單片機(jī) 嵌入式系統(tǒng)

2007年，SEED獲得北京市科委頒發(fā)的軟件企業(yè)認(rèn)定證書

　　2007年，獲得北京市科委頒發(fā)的軟件企業(yè)認(rèn)定證書。
關(guān)鍵字： SEED DSP

2007年德州儀器公司大陸-臺(tái)灣兩岸高校DSP大獎(jiǎng)賽

德州儀器（TI）在中國(guó)從2003年至今己成功舉辦了兩屆TI DSP大獎(jiǎng)賽，有超過(guò)千名相關(guān)專業(yè)的大學(xué)生和研究生參加了大獎(jiǎng)賽，展示出了當(dāng)代大學(xué)生和研究生的高超的數(shù)字信號(hào)處理的理論和實(shí)踐水平。為了進(jìn)一步提升DSP在高校中的應(yīng)用開發(fā)水平，德州儀器決定舉辦2007年TI DSP大獎(jiǎng)賽。 1、競(jìng)賽宗旨： ----鼓勵(lì)中國(guó)的大學(xué)生熟練掌握先進(jìn)的數(shù)字信號(hào)處理系統(tǒng)設(shè)計(jì)技術(shù)，激勵(lì)理工專業(yè)的學(xué)生使用TI的DSP產(chǎn)品，對(duì)算法和系統(tǒng)進(jìn)行創(chuàng)新性的設(shè)計(jì)，培養(yǎng)大學(xué)生的創(chuàng)新能力、協(xié)作精神和理論聯(lián)系實(shí)際的學(xué)風(fēng)，促進(jìn)校際之間在DSP系統(tǒng)科
關(guān)鍵字： DSP TI 大獎(jiǎng)賽

DSP的聲控電子記事本的設(shè)計(jì)與實(shí)現(xiàn)

語(yǔ)音識(shí)別及語(yǔ)音編解碼技術(shù)經(jīng)過(guò)幾十年的發(fā)展，已經(jīng)日趨成熟，步入實(shí)用化階段。語(yǔ)音識(shí)別技術(shù)已開始應(yīng)用于電話查詢服務(wù)、智能玩具、PDA、家用電器、通信、工業(yè)控制、語(yǔ)言學(xué)習(xí)等應(yīng)用領(lǐng)域；其于碼激勵(lì)線性預(yù)測(cè)（CELP）技術(shù)的語(yǔ)音編解碼算法也因其音質(zhì)好，壓縮比大而在通信和數(shù)字錄音設(shè)備中獲得了廣泛應(yīng)用。　　語(yǔ)音輸入方式與手寫輸入方式相比，具有操作簡(jiǎn)便、查找方便、識(shí)別準(zhǔn)確率高等優(yōu)點(diǎn)。省去了大量的輸入時(shí)間，降低了信息檢索的復(fù)雜度。本文所介紹的聲控電子記事本系統(tǒng)將語(yǔ)音識(shí)別和語(yǔ)音編解碼在同一片DSP芯片上實(shí)現(xiàn)，用語(yǔ)音方式代替
關(guān)鍵字： DSP 聲控

亞科鴻禹發(fā)布新版FPGA原型驗(yàn)證板StarFire6S-DARM

　　亞科鴻禹科技有限公司（HyperSilicon）于近日在北京推出了名為StarFire6S-DARM的系列新型FPGA原型驗(yàn)證系統(tǒng)。該公司原有的StarFire5S-V系列主要針對(duì)各類視音頻SOC的設(shè)計(jì)驗(yàn)證，被國(guó)內(nèi)設(shè)計(jì)公司廣泛采用累計(jì)達(dá)20多套。這款新的StarFire6S-DARM系列繼承了StarFire5S-V系列的大部分優(yōu)點(diǎn)，在容量、靈活性和性能指標(biāo)方面有了進(jìn)一步提高，同時(shí)支持采用各類型ARMTM處理器的SOC驗(yàn)證，從而適應(yīng)更廣泛的SOC/ASIC/IP/FPGA的原型驗(yàn)證和算法實(shí)現(xiàn)的要求。
關(guān)鍵字： FPGA StarFire6S-DARM 單片機(jī) 嵌入式系統(tǒng) 亞科鴻禹

利用以太網(wǎng)硬件在環(huán)路實(shí)現(xiàn)高帶寬DSP仿真

通常情況下，在設(shè)計(jì)基于FPGA的大型信號(hào)處理系統(tǒng)的時(shí)候，設(shè)計(jì)人員往往需要進(jìn)行費(fèi)時(shí)費(fèi)力的仿真。以Xilinx System Generator for DSP為代表的FPGA設(shè)計(jì)工具，通過(guò)提供可靠的硬件在環(huán)接口（該接口可以直接將FPGA硬件置入設(shè)計(jì)仿真），來(lái)解決這種問題。通過(guò)在硬件上模擬部分設(shè)計(jì)，這些接口可以大大提高仿真的速度——通?？梢蕴岣咭粋€(gè)甚至多個(gè)數(shù)量級(jí)。使用硬件在環(huán)還可以讓設(shè)計(jì)人員實(shí)時(shí)進(jìn)行FPGA硬件調(diào)試和驗(yàn)證。 System Generator for DSP 可以為多類FPGA開發(fā)平臺(tái)提供
關(guān)鍵字： DSP 單片機(jī) 仿真高帶寬嵌入式系統(tǒng) 通訊網(wǎng)絡(luò) 無(wú)線

基于CPCI總線架構(gòu)設(shè)計(jì)的實(shí)時(shí)圖像信號(hào)處理平臺(tái)

摘要: 本文主要介紹了基于CPCI 總線設(shè)計(jì)的實(shí)時(shí)信號(hào)處理業(yè)務(wù)所需的一種專用設(shè)備平臺(tái)。關(guān)鍵詞： CPCI BUS；平臺(tái)；實(shí)時(shí)信號(hào)處理；DSP+FPGA 系統(tǒng)設(shè)計(jì)DSP+FPGA混用設(shè)計(jì)為了提高算法效率，實(shí)時(shí)處理圖像信息，本處理系統(tǒng)是基于DSP+FPGA混用結(jié)構(gòu)設(shè)計(jì)的。業(yè)務(wù)板以FPGA為處理核心，實(shí)現(xiàn)數(shù)字視頻信號(hào)的實(shí)時(shí)圖像處理，DSP實(shí)現(xiàn)了部分的圖像處理算法和FPGA的控制邏輯，并響應(yīng)中斷，實(shí)現(xiàn)數(shù)據(jù)通信和存儲(chǔ)實(shí)時(shí)信號(hào)。首先，本系統(tǒng)要求DSP可以滿足算法控制結(jié)構(gòu)復(fù)雜、運(yùn)算速度高、尋址靈
關(guān)鍵字： 0704_A BUS CPCI DSP+FPGA 單片機(jī) 平臺(tái) 嵌入式系統(tǒng) 實(shí)時(shí)信號(hào)處理雜志_設(shè)計(jì)天地

DSP程序構(gòu)造的加密體制

目前，DSP以其卓越的性能、獨(dú)有的特點(diǎn)，已經(jīng)成為通信、計(jì)算機(jī)、消費(fèi)類電子產(chǎn)品等領(lǐng)域的基礎(chǔ)器件。同時(shí)，隨著對(duì)知識(shí)產(chǎn)權(quán)的重視，在利用DSP進(jìn)行產(chǎn)品設(shè)計(jì)時(shí)，如何保護(hù)自己的成果，防止破譯者竊取，也成為設(shè)計(jì)者工作在一個(gè)重要方面[1,2]。如果產(chǎn)品大批量生產(chǎn)，那么可以利用掩膜技術(shù)等工藝將操作程序及數(shù)據(jù)寫入芯片，使它們不能被讀出，達(dá)到保護(hù)的效果。對(duì)于還沒有形成規(guī)模的產(chǎn)品，使用這樣的方法就會(huì)使成本大大增加。因此，本文提出一種方法，利用3DES、Geffe發(fā)生器和MD5等算法，構(gòu)造一種加密體制，來(lái)保護(hù)DSP程序。 1
關(guān)鍵字： DSP 單片機(jī) 加密嵌入式系統(tǒng)

基于FPGA的高階全數(shù)字鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn)

本文提出了一種基于PI 控制算法的三階全數(shù)字鎖相環(huán)，采用EDA 技術(shù)進(jìn)行系統(tǒng)設(shè)計(jì)，并用可編程邏輯器件予以實(shí)現(xiàn)。
關(guān)鍵字： FPGA 全數(shù)字鎖相環(huán)

FPGA與DS18B20型溫度傳感器通信的實(shí)現(xiàn)

DS18B20是DALLAS公司生產(chǎn)的一線式數(shù)字溫度傳感器，采用3引腳TO-92型小體積封裝；溫度測(cè)量范圍為-55℃～+125℃，可編程為9位～12位A/D轉(zhuǎn)換精度，測(cè)溫分辨率可達(dá)0.0625℃，被測(cè)溫度用符號(hào)擴(kuò)展的16位數(shù)字量方式串行輸出。一線式(1-WIRE)串行總線是利用1條信號(hào)線就可以與總線上若干器件進(jìn)行通信。具體應(yīng)用中可以利用微處理器的I/O端口對(duì)DS18B20直接進(jìn)行通信，也可以通過(guò)現(xiàn)場(chǎng)可編程門陣列(FPGA)等可編程邏輯器件(PLD)實(shí)現(xiàn)對(duì)1-WIRE器件的通信。
關(guān)鍵字： DS18B20 FPGA 傳感器單片機(jī) 嵌入式系統(tǒng)

SYNPLICITY推出面向ASIC設(shè)計(jì)綜合引擎DSP ASIC版軟件

SYNPLICITY 公司日前宣布推出最新 Synplify DSP ASIC版，進(jìn)一步豐富了其旗下的 ESL 軟件系列。在該公司致力于提供各種技術(shù)獨(dú)立的解決方案這一發(fā)展戰(zhàn)略的引導(dǎo)下，新型 Synplify® DSP ASIC 版軟件將幫助用戶根據(jù)算法級(jí)設(shè)計(jì)的要求自動(dòng)開發(fā)高質(zhì)量 RTL 代碼，以適應(yīng) FPGA 或 ASIC 器件的需求。 S
關(guān)鍵字： ASIC DSP SYNPLICITY 消費(fèi)電子 EDA IC設(shè)計(jì) 消費(fèi)電子