fpga+dsp 文章 進(jìn)入fpga+dsp技術(shù)社區(qū)
Xilinx推出Virtex-5 FXT FPGA
- 2008年4月3日,北京-全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司( Xilinx, Inc. (NASDAQ: XLNX) )今天宣布推出Virtex?-5 FXT 器件。這些FPGA器件在業(yè)界率先集成了嵌入式PowerPC? 440處理器模塊、高速RocketIO? GTX收發(fā)器和專用XtremeDSP? 處理能力。作為65nm Virtex-5系列的第四款平臺,Virtex-5 FXT提供了極高的性能,還可幫助設(shè)計人員降低系統(tǒng)成本、縮小板尺寸并減少元件數(shù)量。在
- 關(guān)鍵字: Xilinx FPGA
FPGA在高速互連中的應(yīng)用
- 在技術(shù)發(fā)展的進(jìn)程中,某些出現(xiàn)的里程碑式技術(shù)甚至引起了發(fā)展方向的全盤改變。最初常用的并行打印機端口現(xiàn)在幾乎已經(jīng)絕跡了。系統(tǒng)結(jié)構(gòu)以8/16/32位并行總線的方式實現(xiàn)硅器件和存儲器之間的互連。傳統(tǒng)的系統(tǒng)背板會定義寬度達(dá)64位的并線總線。由于用戶對更高保真度多媒體體驗的需求不斷提升,導(dǎo)致數(shù)據(jù)率不斷提高,系統(tǒng)數(shù)據(jù)吞吐量的要求呈現(xiàn)幾何級數(shù)的增長。不過,增加并行總線的寬度和時鐘的頻率并不是長期可行的解決方案,因為這種方法本身已經(jīng)達(dá)到了某些技術(shù)死角,主要會碰到的問題包括PCB的空間限制、信號噪聲、信號完整性和避免信號
- 關(guān)鍵字: FPGA
賽靈思正式發(fā)布Virtex-5 FXT FPGA

- 65nm Virtex-5系列FPGA第四款平臺集成了PowerPC 440處理器模塊、 GTX高速收發(fā)器,以及超過190 GMACs的DSP性能
- 關(guān)鍵字: Virtex-5 FXT FPGA 賽靈思 65納米
撥開迷霧:FPGA用做數(shù)字信號處理應(yīng)用?
- 在2004年加入賽靈思公司之前,與大多數(shù)人的觀點一樣,我也認(rèn)為FPGA“非常適用于原型設(shè)計,但對于批量DSP系統(tǒng)應(yīng)用來說,成本太高,功耗太大。”,我原來一直認(rèn)為,F(xiàn)PGA在成本和功效方面無法滿足今天采用DSP系統(tǒng)架構(gòu)完成的那些設(shè)計的預(yù)算要求。然而,沒過多久,我源于“DSP視角”的看法就被大大地并且不可逆轉(zhuǎn)地改變了。 今天針對DSP優(yōu)化的高性能FPGA已經(jīng)在DSP領(lǐng)域扮演著重要的角色。DSP領(lǐng)域的設(shè)計工程師逐漸發(fā)現(xiàn)他們所處的環(huán)境變化十分迅速,標(biāo)準(zhǔn)快速
- 關(guān)鍵字: FPGA 數(shù)字信號處理
Xilinx推出整體設(shè)計工具套件-ISE10.1突破性提升設(shè)計生產(chǎn)力、性能和功耗

- 2008年3月25日,北京 ——全球可編程解決方案領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX)今天宣布推出其ISE® Design Suite10.1版。這一統(tǒng)一的整體解決方案為FPGA邏輯、嵌入式和DSP設(shè)計人員提供了賽靈思的整個設(shè)計工具產(chǎn)品線,其中的設(shè)計工具具有完全的互操作能力。ISE Design Suite 10.1版以平均運行速度快兩倍的特性極大地加快了設(shè)計實施速度。因此設(shè)計人員可以在一天時間里完成多次反復(fù)設(shè)計。今天的發(fā)布另外一個重
- 關(guān)鍵字: DSP 嵌入式 FPGA
DSP在電能表中的應(yīng)用(04-100)

- 引言 實時數(shù)字信號處理、超大規(guī)模集成電路技術(shù)的飛速發(fā)展,不斷地推動著數(shù)字信號處理器性能的提高,使其在信號處理、軍事及民用電子技術(shù)領(lǐng)域發(fā)揮著越來越重要的作用,其應(yīng)用廣度和深度也在不斷地擴(kuò)展和深化。數(shù)字信號處理相對于模擬信號處理有很大的優(yōu)越性,主要表現(xiàn)在精度高、靈活性強、可靠性好、易于大規(guī)模集成及存儲等方面,而且可以采用多種性能優(yōu)良的數(shù)字信號處理方法和算法。實時數(shù)字信號處理技術(shù)的核心和標(biāo)志是數(shù)字信號處理器??焖俑道锶~變換等實用算法的提出,促進(jìn)了實現(xiàn)數(shù)字信號處理的發(fā)展。數(shù)字信號處理在于運算處理的實時性
- 關(guān)鍵字: DSP 數(shù)字信號處理
FPGA電路設(shè)計:如何應(yīng)對電源相關(guān)問題的挑戰(zhàn)

- 引言 在設(shè)計可編程門陣列(FPGA)電路時,必須極端重視電源問題,從而使最終產(chǎn)品能在所有可能的條件下無缺陷工作并處于最優(yōu)狀態(tài)。FPGA 電路電源有兩項需考慮的問題: FPGA 電路上電要求和電路功耗分析。這篇文章針對這兩方面的要求,討論您可能遇到的問題,以及解決方案。 目前FPGA電路設(shè)計所面臨的問題 FPGA電路通常需要多路電源輸入。為優(yōu)化開機時的電流拖曳,防止鎖死和永久性的電路損壞,同時也為了防止開機接通時的毛刺干擾和降低開機接通的功耗,這些電源輸入必須具有精確的上電序列以及正確
- 關(guān)鍵字: FPGA 電源
基于FPGA的并行可變長解碼器的實現(xiàn)技術(shù)

- 可變長編碼(VLC)是一種無損熵編碼,它廣泛應(yīng)用于多媒體信息處理等諸多領(lǐng)域。在H.261/263、MPEG1/2/3等國際標(biāo)準(zhǔn)中,VLC占有重要地位。VLC的基本思想是對一組出現(xiàn)概率各不相同的信源符號,采用不同長度的碼字表示,對出現(xiàn)概率高的信源符號采用短碼字,對出現(xiàn)概率低的信源符號采用長碼字。Huffman編碼是一種典型的VLC,其編碼碼字的平均碼長非常接近于數(shù)據(jù)壓縮的理論極限——熵。 可變長解碼(VLD)是VLC的逆過程,它從一組連續(xù)的碼流中提取出可變長碼字,并將之轉(zhuǎn)換
- 關(guān)鍵字: VLD 串行解碼 FPGA
針對 3 GHZ DSP 系統(tǒng)的 10 A、4.5 V-14 V 輸入電壓電源模塊
- 德州儀器推出針對 3 GHZ DSP 系統(tǒng)的 10 A、4.5 V-14 V 輸入電壓電源模塊: PTH08T240F 是一種 10 A 額定電流的高性能非隔離式電源模塊,可滿足 3 GHZ DSP 系統(tǒng)的超快瞬態(tài)響應(yīng)要求。該器件的輸入電壓范圍在 4.5 V-14 V 之間,只需單個電阻器就可將輸出電壓設(shè)置為 0.69 V-2 V 范圍內(nèi)的任意值。該器件主要用于無線基礎(chǔ)局端基站。 特性: ? 高達(dá) 10-A 的輸出電流 ? 4.5V~14V 的輸入電壓范圍
- 關(guān)鍵字: DSP
采用FPGA協(xié)處理器優(yōu)化汽車信息娛樂和信息通信系統(tǒng)(04-100)

- 集成了數(shù)據(jù)通信,定位服務(wù)和視頻娛樂的高端汽車信息娛樂系統(tǒng)需要高性能的可編程處理技術(shù),其最佳實現(xiàn)方法是在主流汽車信息通信系統(tǒng)構(gòu)架中集成FPGA協(xié)處理器。本文講述汽車娛樂系統(tǒng)的需求,討論主流系統(tǒng)構(gòu)架,以及FPGA協(xié)處理器是如何集成到軟硬件體系中,以滿足高性能處理、靈活性和降低成本的要求。 娛樂電子消費已經(jīng)成為區(qū)分豪華轎車的標(biāo)志之一,推動了汽車性能的快速發(fā)展,設(shè)計者必須在性能,成本和靈活性上進(jìn)行綜合考慮。高端應(yīng)用包括衛(wèi)星電話,后座娛樂,導(dǎo)航,各種音頻回放,語音合成、識別以及其他新的應(yīng)用。 帶動汽
- 關(guān)鍵字: FPGA 汽車娛樂系統(tǒng)
多核DSP結(jié)構(gòu)與超核DSP結(jié)構(gòu)
- Internet爆炸性的增長,線路網(wǎng)絡(luò)與分組網(wǎng)絡(luò)的加速融合,對通信設(shè)備和應(yīng)用提出了一系列新的要求。 目前的線路交換技術(shù)是在Internet時代之前很久設(shè)計的,由于它們只對通話業(yè)務(wù)進(jìn)行優(yōu)化,已不能支持當(dāng)今成指數(shù)增長的數(shù)據(jù)業(yè)務(wù)。為此,服務(wù)提供商正在部署分組網(wǎng)絡(luò)(Internet協(xié)議)和信元網(wǎng)絡(luò)(ATM),并從老式設(shè)備轉(zhuǎn)向以分組交換為中心的軟交換技術(shù)和媒介網(wǎng)關(guān)。
- 關(guān)鍵字: 多核 DSP 超核
淺析SoC時代的多核DSP產(chǎn)品
- 數(shù)字信號處理器(DSP) 是對數(shù)字信號進(jìn)行高速實時處理的專用處理器。在當(dāng)今的數(shù)字化的背景下,DSP已經(jīng)成為電子工業(yè)領(lǐng)域增長最迅速的產(chǎn)品之一。 據(jù)世界半導(dǎo)體貿(mào)易統(tǒng)計組織 (WSTS)發(fā)布的統(tǒng)計和預(yù)測報告顯示,1996~2005年,全球DSP市場將一直保持穩(wěn)步增長,2005年的增長率將達(dá)34%。因此,全球DSP市場 的前景非常廣闊,DSP已成為數(shù)字通信、智能控制
- 關(guān)鍵字: SoC 多核 DSP
FPGA基軟件無線電(04-100)

- 軟件無線電技術(shù)給正在開發(fā)無線電架構(gòu)的工程師帶來力量。編程中頻(IF)、帶寬、調(diào)制、編碼模式和其他無線電功能的能力廣泛引起注意。除了提供所有這些靈活性外,軟件無線電必須改善靈敏度,動態(tài)范圍和鄰信道抑制性能。軟件無線電仍然是無線電,但它必須比被正在替代的通常無線電執(zhí)行的更好。 現(xiàn)場可編程陣列(FPGA)技術(shù)先進(jìn)之處在于緊湊的占位空間能夠高速處理,同時也保持軟件無線電技術(shù)的靈活性和可編程性。FPGA在高速、計算密集、可重新配置應(yīng)用(FFT、FIR和其他乘法—累加運算)中是受歡迎的。從FPG
- 關(guān)鍵字: FPGA 無線電
FPGA 電路設(shè)計: 如何應(yīng)對電源相關(guān)問題的挑戰(zhàn)

- 引言 在設(shè)計可編程門陣列(FPGA)電路時,必須極端重視電源問題,從而使最終產(chǎn)品能在所有可能的條件下無缺陷工作并處于最優(yōu)狀態(tài)。FPGA 電路電源有兩項需考慮的問題: FPGA 電路上電要求和電路功耗分析。這篇文章針對這兩方面的要求,討論您可能遇到的問題,以及解決方案。 目前FPGA電路設(shè)計所面臨的問題 FPGA電路通常需要多路電源輸入。為優(yōu)化開機時的電流拖曳,防止鎖死和永久性的電路損壞,同時也為了防止開機接通時的毛刺干擾和降低開機接通的功耗,這些電源輸入必須具有精確的上電序列以及正確
- 關(guān)鍵字: FPGA
在FPGA中集成高速串行收發(fā)器面臨的挑戰(zhàn)(04-100)

- Altera公司對PCI Express,串行Rapid I/O和SerialLite等串行標(biāo)準(zhǔn)和協(xié)議的認(rèn)可,將促進(jìn)具有時鐘和數(shù)據(jù)恢復(fù)(CDR)功能的高速串行收發(fā)器的應(yīng)用。這些曾在4或8位ASSP中使用的收發(fā)器現(xiàn)在可以集成在高端FPGA中。帶有嵌入式收發(fā)器的FPGA占據(jù)更小的電路板空間,具有更高的靈活性和無需接口處理的兩芯片方案等優(yōu)勢,因此,采用這種FPGA對電路板設(shè)計者是很具有吸引力的選擇。 在FPGA中集成收發(fā)器使得接口電路處理工作由電路板設(shè)計者轉(zhuǎn)向芯片設(shè)計者。本文闡述在一個FPGA中集成1
- 關(guān)鍵字: Altera FPGA ASSP ASIC
fpga+dsp介紹
您好,目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條,闡述對fpga+dsp的理解,并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對fpga+dsp的理解,并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
