fpga+dsp 文章 進入fpga+dsp技術社區(qū)
基于MicroBlaze軟核的FPGA片上系統(tǒng)設計
- Xilinx公司的MicroBlaze 32位軟處理器核是支持CoreConnect總線的標準外設集合。MicroBlaze處理器運行在150MHz時鐘下，可提供125 D-MIPS的性能，非常適合設計針對網絡、電信、數(shù)據通信和消費市場的復雜嵌入式系統(tǒng)。 1 MicroBlaze的體系結構 MicroBlaze 是基于Xilinx公司FPGA的微處理器IP核，和其它外設IP核一起，可以完成可編程系統(tǒng)芯片(SOPC)的設計。MicroBlaze 處理器采用RISC架構和哈佛結構的32位指令和
- 關鍵字： MicroBlaze Xilinx FPGA
基于MicroBlaze嵌入式Web服務器設計
- 1 引言 由于Internet技術的滲透，嵌入式系統(tǒng)正變得越來越智能化并具有越來越多的網絡友好特性。Web技術的飛速發(fā)展，給嵌入式系統(tǒng)進入Internet提供絕佳的途徑。在現(xiàn)場儀表和企業(yè)設備層應用嵌入式技術是企業(yè)監(jiān)控系統(tǒng)的發(fā)展趨勢。與現(xiàn)場總線技術相比，嵌入式技術不僅為開發(fā)者提供了大量的工具和函數(shù)庫，而且減少了傳統(tǒng)的客戶端，減少了二次開發(fā)的工作量;而把嵌入式技術和Internet技術結合起來，使得整個工控網絡易于和Internet實現(xiàn)無縫連接;現(xiàn)在多數(shù)企業(yè)控制網絡是通過專用線路進行數(shù)據通信，其通信
- 關鍵字： MicroBlaze Xilinx FPGA
基于MicroBlaze軟核的液晶驅動程序設計
- 1 MicroBlaze的體系結構 MicroBlaze采用功能強大的32位流水線結構，包含32個32位通用寄存器和1個可選的32位移位器，時鐘頻率可達150 MHz;在Virrex一4 FPGA上運行速率高達120 DMIPS，僅占用Virtex—II Pro FPGA中的950個邏輯單元。MicroBlaze軟核的結構框圖如圖1所示。它具有以下基本特征： ?、?2個32位通用寄存器和2個專用寄存器(程序計數(shù)器和狀態(tài)標志寄存器)。 ②32位指令系統(tǒng)，支持3個操作數(shù)和2種尋
- 關鍵字： MicroBlaze GPIO FPGA
Microblaze在RFID閱讀器的軟硬件設計中的應用
- 引 言 RFID 技術是從 20 世紀 80 年代走向成熟的一項自動識別技術，近年來發(fā)展十分迅速。 目前，在全世界，基于 RFID 技術的電子標簽，使用已經 非常廣泛了，這主要取決于它的特性，RFID 標簽可以使用在幾乎所有的物理對象上。RFID 技術在 工業(yè)自動化，物體跟蹤，交通運輸控制管理，防偽校園卡，電子錢包，行李標簽，收費系統(tǒng)，醫(yī)用裝 置，電子物品的監(jiān)控和軍事用途等方面已經得到了廣泛的應用。例如第二代居民身份證，使用基于 ISO/IEC4443-B 標準的 13.56 MHz 電子標簽，
- 關鍵字： Microblaze RFID閱讀器 FPGA FIFO
基于SOPC的通用型JTAG調試器的設計
- SOPC技術的發(fā)展，給仿真器指出了新的發(fā)展方向。所謂SOPC技術，就是指用可編程技術將整個系統(tǒng)放在一塊硅片上。在傳統(tǒng)設計中電路級相互獨立的各個系統(tǒng)被集成到一塊FPGA芯片中。 SOPC的可重用性是一種先進的設計思想。為了降低用戶的負擔，避免重復勞動，將一些在數(shù)字電路中常用但比較復雜的功能模塊，比如SDRAM控制器等，設計成可修改參數(shù)的模塊，用戶在設計系統(tǒng)時可以直接調用這些模塊。這些特定的功能模塊被稱為IPcore(知識產權核)。由于IPcore通常是很成熟的，因此降低了開發(fā)風險。 本文利用
- 關鍵字： SOPC JTAG FPGA
【從零開始走進FPGA】前言：哪些人適合做FPGA開發(fā)?
- “FPGA目前非?；穑鱾€高校也開了FPGA的課程，但是FPGA并不是每個人都適合，F(xiàn)PGA講究的是一個入道，入什么道，入電子設計的道，就是說，這個過程，你得從電子設計開始，然后再學FPGA，而不是先從VHDL/Verilog開始，直接跳過數(shù)電模電。這一點非常重要，這涉及到你以后的發(fā)展高度的問題。我是過來人，我深刻體會到FPGA與數(shù)電模電的基礎的深層次聯(lián)系。對于本科生而言，你可以把FPGA當作業(yè)余興趣，但不要把它當成今后的飯碗，你可以保持這個興趣直到研究生讀完。從我招聘的情況來看，做FPG
- 關鍵字： FPGA Verilog SRAM
奧迪在量產車中選用Altera SoC FPGA，實現(xiàn)“導航駕駛”功能
- Altera公司今天宣布，奧迪的高級輔助駕駛系統(tǒng)(ADAS)選用其SoC現(xiàn)場可編程門陣列(FPGA)，實現(xiàn)量產。奧迪是自動駕駛汽車技術的領先者，奧地利高科技公司TTTech則是奧迪中央輔助駕駛控制單元zFAS的核心開發(fā)合作伙伴，他們選擇了Altera® Cyclone® V SoC FPGA幫助提高其系統(tǒng)性能，突出奧迪在導航駕駛和駐車方面的優(yōu)勢，而這些是專用標準產品(ASSP)解決方案無法實現(xiàn)的。 Altera的Cyclone V SoC FPGA結合了可編程邏輯和雙核ARM C
- 關鍵字： Altera SoC FPGA
用DSP實現(xiàn)FIR數(shù)字濾波器
- FIR濾波器具有幅度特性可隨意設計、線性相位特性可嚴格精確保證等優(yōu)點，因此在要求相位線性信道的現(xiàn)代電子系統(tǒng)，如圖像處理、數(shù)據傳輸?shù)炔ㄐ蝹鬟f系統(tǒng)中，具有很大吸引力。本文簡單介紹了其線性相位條件和設計方法，并且提供了一種用DSP實現(xiàn)的方法。 一、 引 言 在許多信息處理過程中，如對信號的過濾、檢測、預測等，都要廣泛地用到濾波器，而數(shù)字濾波器則因其設計靈活、實現(xiàn)方便等特點而廣為接受。 所謂數(shù)字濾波器就是具有某種選擇性的器件、網絡或以計算機硬件支持的計算程序。其功能本質是按事先設計好的程序，
- 關鍵字： DSP FIR 數(shù)字濾波器
Matlab輔助DSP設計FIR數(shù)字濾波器
- l 引 言 隨著信息技術和計算機技術的飛速發(fā)展，數(shù)字信號處理技術在眾多領域得到廣泛應用。數(shù)字濾波器由于其精度高、穩(wěn)定性好、使用靈活等優(yōu)點，廣泛應用在各種數(shù)字信號處理領域。數(shù)字濾波器根據沖擊響應函數(shù)的時域特性，可以分為FIR(有限長沖擊響應濾波器)和IIR(無限長沖擊響應濾波器)。FIR濾波器與IIR濾波器相比，具有嚴格的線性相位，幅度特性可任意等優(yōu)點。而且，F(xiàn)IR濾波器的單位抽樣響應是有限長的，故一定是穩(wěn)定的，他又可以用快速傅里葉變換(FFT)算法來實現(xiàn)過濾信號，可大大提高運算效率。 Ma
- 關鍵字： Matlab DSP FIR 數(shù)字濾波器
基于FPGA的FIR數(shù)字濾波器設計與仿真
- 實現(xiàn)數(shù)字化是控制系統(tǒng)的重要發(fā)展方向，而數(shù)字信號處理已在通信、語音、圖像、自動控制、雷達、軍事、航空航天等領域廣泛應用。數(shù)字信號處理方法通常涉及變換、濾波、頻譜分析、編碼解碼等處理。數(shù)字濾波是重要環(huán)節(jié)，它能滿足濾波器對幅度和相位特性的嚴格要求，克服模擬濾波器所無法解決的電壓和溫度漂移以及噪聲等問題。而有限沖激響應FIR濾波器在設計任意幅頻特性的同時能夠保證嚴格的線性相位特性。利用FPGA可以重復配置高精度的FIR濾波器，使用VHDL硬件描述語言改變?yōu)V波器的系數(shù)和階數(shù)，并能實現(xiàn)大量的卷積運算算法。結合MA
- 關鍵字： FPGA FIR 數(shù)字濾波器
基于XC2V1000型FPGA的FIR抽取濾波器的設計
- 1 引言 抽取濾波器廣泛應用在數(shù)字接收領域,是數(shù)字下變頻器的核心部分。目前,抽取濾波器的實現(xiàn)方法有3種：單片通用數(shù)字濾波器集成電路、DSP和可編程邏輯器件。使用單片通用數(shù)字濾波器很方便,但字長和階數(shù)的規(guī)格較少,不能完全滿足實際需要。使用DSP雖然簡單,但程序要順序執(zhí)行,執(zhí)行速度必然慢?，F(xiàn)場可編程門陣列(FPGA)有著規(guī)整的內部邏輯陣列和豐富的連線資源,特別適用于數(shù)字信號處理,但長期以來,用FPGA實現(xiàn)抽取濾波器比較復雜,其原因主要是FPGA中缺乏實現(xiàn)乘法運算的有效結構?，F(xiàn)在,FPGA集成了乘法器
- 關鍵字： FPGA 抽取濾波器
二維FIR濾波器的FPGA實現(xiàn)
- O 引言 二維有限長單位脈沖響應濾波器(2D—FIR)用于對二維信號的處理，如在通信領域中廣泛采用2D-FIR完成對I、Q兩支路基帶信號的濾波[1]。由于涉及大量復數(shù)運算并且實時性要求高，如果不對算法作優(yōu)化在技術上很難實現(xiàn)。目前主要設計方案是利用FPGA廠商提供的一維FIR知識產權核(IP)，組成二維濾波器[2]。這種方案沒有考濾復數(shù)運算的特點，不可能在算法上優(yōu)化，而且IP核的內部代碼是不可修改的，因此在不同廠商的器件上不可移植。2D_FIR的復數(shù)運算都需轉成實數(shù)運算來實現(xiàn)的，而其中
- 關鍵字： FIR濾波器 FPGA
fpga+dsp介紹
您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條
fpga+dsp電路
fpga+dsp相關帖子
fpga+dsp資料下載
fpga+dsp專欄文章
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473