fpga soc 文章進(jìn)入fpga soc技術(shù)社區(qū)

紫光半導(dǎo)體收購(gòu)集中美國(guó) 專挑寡占市場(chǎng)

　　面對(duì)清華紫光集團(tuán)董事長(zhǎng)趙偉國(guó)再次放話，將先把收購(gòu)目光集中在美國(guó)半導(dǎo)體產(chǎn)業(yè)的說(shuō)法，日前臺(tái)系IC設(shè)計(jì)公司均表達(dá)不意外，畢竟臺(tái)灣政府目前尚未通過(guò)相關(guān)法令限制，加上相關(guān)配套措施還需產(chǎn)官學(xué)界互相討論，與其現(xiàn)在買市值不大的臺(tái)灣IC設(shè)計(jì)公司，對(duì)清華紫光集團(tuán)并無(wú)法產(chǎn)生立即性的幫助。　　產(chǎn)業(yè)界人士指出，以清華紫光的大陸內(nèi)需市場(chǎng)色彩，加上先前出手目標(biāo)多鎖定具備一定程度寡占特性的產(chǎn)業(yè)來(lái)看，全球三強(qiáng)鼎立的EDA市場(chǎng)、繪圖芯片與FPGA產(chǎn)業(yè)，或許是清華紫光集團(tuán)在談判桌上的下一個(gè)目標(biāo)。　　確實(shí)從清華紫光收購(gòu)動(dòng)作一路多鎖定
關(guān)鍵字：紫光 FPGA

Altera公開業(yè)界第一款集成了HBM2 DRAM和FPGA的異構(gòu)SiP器件

　　Altera公司(Nasdaq)公開業(yè)界第一款異構(gòu)系統(tǒng)級(jí)封裝(SiP，System-in-Package)器件，集成了來(lái)自SK Hynix的堆疊寬帶存儲(chǔ)器(HBM2)以及高性能Stratix® 10 FPGA和SoC。Stratix 10 DRAM SiP代表了新一類器件，其特殊的體系結(jié)構(gòu)設(shè)計(jì)滿足了高性能系統(tǒng)對(duì)存儲(chǔ)器帶寬最嚴(yán)格的要求。　　數(shù)據(jù)中心、廣播、固網(wǎng)和高性能計(jì)算等系統(tǒng)要處理的數(shù)據(jù)量不斷攀升，需要的帶寬非常高。相對(duì)于目前的分立DRAM解決方案，Stratix 10 DRAM SiP的
關(guān)鍵字： Altera FPGA

Altera公開業(yè)界第一款集成了HBM2 DRAM和FPGA的異構(gòu)SiP器件

　　Altera公司今天公開業(yè)界第一款異構(gòu)系統(tǒng)級(jí)封裝(SiP，System-in-Package)器件，集成了來(lái)自SK Hynix的堆疊寬帶存儲(chǔ)器(HBM2)以及高性能Stratix® 10 FPGA和SoC。Stratix 10 DRAM SiP代表了新一類器件，其特殊的體系結(jié)構(gòu)設(shè)計(jì)滿足了高性能系統(tǒng)對(duì)存儲(chǔ)器帶寬最嚴(yán)格的要求。　　數(shù)據(jù)中心、廣播、固網(wǎng)和高性能計(jì)算等系統(tǒng)要處理的數(shù)據(jù)量不斷攀升，需要的帶寬非常高。相對(duì)于目前的分立DRAM解決方案，Stratix 10 DRAM SiP的存儲(chǔ)器帶寬提
關(guān)鍵字： Altera FPGA

小梅哥和你一起深入學(xué)習(xí)FPGA之串口調(diào)試（一）（下）

　　以上為小梅哥為了對(duì)特權(quán)同學(xué)的串口收發(fā)模塊進(jìn)行測(cè)試所展開的部分工作，到這里，仿真測(cè)試所需要的準(zhǔn)備工作我們就做好了，接下來(lái)將實(shí)際進(jìn)行仿真，通過(guò)仿真來(lái)分析該模塊的性能?！　∵@里極力推薦大家使用modelsim進(jìn)行仿真，因?yàn)閝uartusII自帶的仿真工具靈活性和功能都趕modelsim相差甚遠(yuǎn)。Modelsim作為一款強(qiáng)大的仿真軟件，在業(yè)界被廣泛使用。同時(shí)，modelsim針對(duì)不同的EDA廠家，也推出了OEM版本，modelsim-altera就是為Altera公司開發(fā)的OEM版本，此版本針對(duì)Altera公
關(guān)鍵字： FPGA 串口調(diào)試

小梅哥和你一起深入學(xué)習(xí)FPGA之串口調(diào)試（一）(上)

　　大家好，這幾天在各個(gè)論壇上，經(jīng)常就有人在向我咨詢基于FPGA的串口通信代碼，大部分都是在網(wǎng)上下載一個(gè)現(xiàn)成的代碼，但是在使用中就遇到了各種問(wèn)題，于是就發(fā)到了論壇上來(lái)求助。在閱讀了他們的代碼之后，我發(fā)現(xiàn)幾乎出自同一個(gè)版本(目前確定為特權(quán)同學(xué)的基于EPM240入門實(shí)驗(yàn)的代碼)。他們?cè)谡{(diào)試這個(gè)代碼的時(shí)候，經(jīng)常存在這樣幾個(gè)問(wèn)題：1、部分人對(duì)該串口通訊模塊完全不理解，對(duì)每句話，甚至每個(gè)模塊的功能都不理解;2、部分人采用最原始的畫波形的方式來(lái)對(duì)該模塊進(jìn)行仿真，結(jié)果無(wú)法得到仿真結(jié)果;3、部分人不會(huì)使用modelsim
關(guān)鍵字： FPGA 串口調(diào)試

ASDF：精細(xì)粒度異構(gòu)助力創(chuàng)新， Altera將進(jìn)入大FPGA時(shí)代

　　“數(shù)十個(gè)合作伙伴，數(shù)百家客戶，數(shù)千計(jì)的工程師，這三股強(qiáng)大的力量構(gòu)成了Altera SoC大的生態(tài)系統(tǒng)，也是Altera在SoC領(lǐng)域投入5年所獲得的成就。”Altera公司嵌入式處理營(yíng)銷資深總監(jiān)Chris Balough在一年一度的Altera SoC開發(fā)者大會(huì)上自豪地表示。　　
關(guān)鍵字： Altera FPGA

SoC追求高效低耗連接與封裝技術(shù)是關(guān)鍵

系統(tǒng)單芯片把更大、更多的系統(tǒng)整合在同一顆晶粒上，而多晶粒整合挑戰(zhàn)包括技術(shù)不足、主要制程不相容，這些問(wèn)題就催生出分區(qū)管理這個(gè)新架構(gòu)。
關(guān)鍵字： SoC 封裝

Altera榮獲Frost & Sullivan全球FPGA技術(shù)創(chuàng)新領(lǐng)先獎(jiǎng)

　　Altera公司榮獲分析公司Frost & Sullivan的全球FPGA技術(shù)創(chuàng)新領(lǐng)先獎(jiǎng)，表彰Altera在技術(shù)特性和未來(lái)業(yè)務(wù)價(jià)值方面更勝一籌。該獎(jiǎng)項(xiàng)彰顯Altera在其Arria® 10 FPGA中實(shí)現(xiàn)IEEE 754單精度硬核浮點(diǎn)DSP (數(shù)字信號(hào)處理)模塊——處理速率高達(dá)1.5 TFLOPS (每秒萬(wàn)億次浮點(diǎn)運(yùn)算)，進(jìn)一步提高了數(shù)字系統(tǒng)設(shè)計(jì)的能效和生產(chǎn)效率。Altera的可編程器件幫助客戶針對(duì)大數(shù)據(jù)和搜索應(yīng)用、數(shù)據(jù)中心加速、軍事通信和高性能計(jì)算等需要高精度
關(guān)鍵字： Altera FPGA

全球首個(gè)商用16納米FF+工藝的Soc芯片:麒麟950

麒麟950是海思第一次開發(fā)領(lǐng)先工藝，16nmFF，這使得950性能功耗平衡，秒掉20nm的高通810和MTK X20應(yīng)該沒(méi)問(wèn)題，但是什么時(shí)候國(guó)內(nèi)廠商能用上海思的芯片呢？
關(guān)鍵字：海思 Soc

安森美半導(dǎo)體的先進(jìn)音頻處理SoC提供更優(yōu)越的移動(dòng)設(shè)備體驗(yàn)

　　推動(dòng)高能效創(chuàng)新的安森美半導(dǎo)體(ON Semiconductor)，已推出最新的高分辨率音頻處理系統(tǒng)級(jí)芯片(SoC)，具有1656KB 靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)和高電源能效的硬件加速功能，為智能手機(jī)、可穿戴配件和錄音機(jī)等設(shè)備節(jié)省更多空間和延長(zhǎng)電池使用時(shí)間。　　為L(zhǎng)C823450供電的是高能效的ARM® Cortex®-M3核和安森美半導(dǎo)體的32位/192 kHz音頻處理引擎，支持基于硬件的MP3編碼/解碼和無(wú)線音頻，提升性能和電源能效。此外，公司提供大量免除專利使用費(fèi)和免授權(quán)費(fèi)
關(guān)鍵字：安森美 SoC

使用面向FPGA的OpenCL設(shè)計(jì)兩百萬(wàn)點(diǎn)頻域?yàn)V波器

快速傅里葉變換(FFT)是信號(hào)處理應(yīng)用的基礎(chǔ)。FPGA供應(yīng)商一直以來(lái)提供了運(yùn)行良好的FFT庫(kù)，處理適配到FPGA片內(nèi)存儲(chǔ)器中的大量數(shù)據(jù)。但是，如果數(shù)據(jù)規(guī)模太大，應(yīng)該如何應(yīng)對(duì)? 為解決這一問(wèn)題，F(xiàn)PGA設(shè)計(jì)人員現(xiàn)在必須要做出設(shè)計(jì)決定，這些決定互相糾纏在一起，例如，片內(nèi)FFT內(nèi)核的配置選擇，其數(shù)量，它們?cè)鯓舆B接并訪問(wèn)外部存儲(chǔ)器，多個(gè)內(nèi)核之間的同步等。分析所有這類設(shè)計(jì)決定就是要能夠很好的結(jié)合現(xiàn)有產(chǎn)品，在HDL中編程，這會(huì)非常耗時(shí)，而且?guī)?lái)了性能問(wèn)題。采用OpenCL等高級(jí)編程語(yǔ)言，能夠很快的完成系統(tǒng)設(shè)計(jì)分析。本
關(guān)鍵字： FPGA 頻域?yàn)V波器 OpenCL 201511

OpenPOWER+CAPI實(shí)現(xiàn)第二代分布計(jì)算

本文介紹了CAPI技術(shù)，并給出基于CAPI應(yīng)用的三個(gè)案例。
關(guān)鍵字： CAPI CPU FPGA 201511

在Xilinx FPGA上快速實(shí)現(xiàn)JESD204B

　　簡(jiǎn)介　　JESD204是一種連接數(shù)據(jù)轉(zhuǎn)換器(ADC和DAC)和邏輯器件的高速串行接口，該標(biāo)準(zhǔn)的 B 修訂版支持高達(dá) 12.5 Gbps串行數(shù)據(jù)速率，并可確保 JESD204 鏈路具有可重復(fù)的確定性延遲。隨著轉(zhuǎn)換器的速度和分辨率不斷提升，JESD204B接口在ADI高速轉(zhuǎn)換器和集成RF收發(fā)器中也變得更為常見。此外，F(xiàn)PGA和ASIC中靈活的串行器/解串器(SERDES)設(shè)計(jì)正逐步取代連接轉(zhuǎn)換器的傳統(tǒng)并行LVDS/CMOS接口，并用來(lái)實(shí)現(xiàn) JESD204B物理層。本文介紹如何快速在Xilinx?
關(guān)鍵字： Xilinx FPGA

Altera：通信領(lǐng)域，我們做得更好

　　EEPW：我想了解一下Patrick Dorsey先生對(duì)英特爾收購(gòu)了Altera的一些看法，其次就是Altera也是OpenPower的一個(gè)成員，因?yàn)榧尤肓薎ntel之后，Altera這邊會(huì)不會(huì)繼續(xù)跟OpenPower合作。　　Patrick Dorsey：就像您所說(shuō)的，我們也是OpenPower機(jī)構(gòu)的一個(gè)成員。關(guān)于我們的看法，我們FPGA會(huì)繼續(xù)支持不同的架構(gòu)，包括ARM架構(gòu)，Power架構(gòu)還有Intel自己的架構(gòu)。　　6月份我看我們的新聞發(fā)布宣布我們的OpenCL這個(gè)工具可以支持普通的架構(gòu)，
關(guān)鍵字： Altera FPGA

國(guó)產(chǎn)再一次雄起!中興自主SoC芯片/中興OS

　　近日，中興透漏了兩個(gè)宏偉的目標(biāo)，分別是中興OS以及迅龍SoC芯片。業(yè)內(nèi)人士表示，中興OS是中興與谷歌基于Linux研發(fā)的系統(tǒng)(怎么感覺就像是Android的基礎(chǔ)上修改而來(lái)的...)，而迅龍芯方面，現(xiàn)在還沒(méi)有具體消息。　　　　此外，還有消息稱中興OS是一個(gè)移動(dòng)政務(wù)系統(tǒng)，針對(duì)政務(wù)開發(fā)的，但實(shí)際是怎樣現(xiàn)在還沒(méi)有具體的消息。而對(duì)于SoC芯片，手機(jī)廠商用自主的SoC芯片確實(shí)好處多多，例如軟硬件的適配更加自如，供貨也相對(duì)穩(wěn)定，而且芯片的優(yōu)點(diǎn)和缺點(diǎn)都知根知底，不會(huì)出現(xiàn)驍龍810這樣(ke
關(guān)鍵字：中興 SoC