dsp＋fpga 文章 進入dsp＋fpga技術社區(qū)
基于DSP Builder的14階FIR濾波器的設計
- 數字濾波器在數字信號處理的各種應用中發(fā)揮著十分重要的作用，他是通過對采樣數據信號進行數學運算處理來達到頻域濾波的目的。數字濾波器既可以是有限長單脈沖響應(FIR)濾波器也可以是無限長單脈沖響應(IIR)濾波器。在維納濾波器理論發(fā)明的早期，人們使用IIR濾波器，但現在更多是使用FIR濾波器。本文按照Matlab／Simulink／DSP Builder／QuartusⅡ流程，設計一個FIR濾波器。Altera DSP Builder是連接Simulink和QuartusⅡ開發(fā)軟件的DSP開發(fā)工具。在DSP
- 關鍵字： 濾波器 設計 FIR Builder DSP 基于
利用Virtex-5 FPGA實現最低功耗解決方案
- 過渡至65納米工藝的FPGA具備采用更小尺寸工藝所帶來的優(yōu)勢：低成本、高性能和更強的邏輯能力。盡管這些優(yōu)勢能夠為高級系統設計帶來激動人心的機會，但65納米工藝節(jié)點本身也帶來了新的挑戰(zhàn)。例如，在為產品選擇FPGA時，功耗的考慮變得越來越重要。很可能下一代設計會需要在功耗預算不變(或更小)的情況下，集成更多的特性和實現更高的性能。 本文將分析功耗降低所帶來的益處，還將介紹Virtex-5器件中所采用的多種技術和結構上的革新，它們能提供功耗最低的解決方案，并且不犧牲性能。 降低功耗的好處
- 關鍵字： FPGA 低功耗 Virtex-5 靜態(tài)功耗 動態(tài)功耗
Altera為SOPC Builder工具推出32位V1 ColdFire軟核
- 為幫助系統級設計人員在FPGA軟核處理器上有更多的選擇，Altera公司(NASDAQ: ALTR)今天宣布，Freescale將為SOPC Builder工具推出32位V1 ColdFire軟核。為迅速方便的使用Altera® Cyclone® III FPGA建立系統級設計，設計人員現在使用SOPC Builder工具時，可以選擇Freescale®、ARM®或者Altera軟核處理器以及50多種其他的知識產權(IP)模塊。 SOPC Builder是獨特的A
- 關鍵字： Altera SOPC Builder 軟核 Freescale FPGA
全新片上可編程系統（SOPC）多參監(jiān)護儀專用主控板簡介
- 多參監(jiān)護儀主控板是多參監(jiān)護儀執(zhí)行信息處理的核心部件，主要解決臨床生理信息的傳輸、存儲、顯示、交換和信息數據的組合加工。特別是數字化醫(yī)院的發(fā)展，HIS、CIS 系統的建立和普遍使用，使得多參監(jiān)護儀不僅是一個生理參數的顯示和記錄終端，而且正成為醫(yī)療單位信息系統中必不可少的一個重要的臨床、生理信息平臺。它的許多技術指標直接體現了多參監(jiān)護儀整機的重要技術性能指標。在多參監(jiān)護儀市場競爭日趨激烈的今天，選擇一款技術既先進，性能價格比又高的主控板，無疑可以大大提高它的市場競爭力。 一、目前國內多參監(jiān)護儀主控板
- 關鍵字： SOPC 主控板 監(jiān)護儀 ARM IP FPGA
dsp＋fpga介紹
您好，目前還沒有人創(chuàng)建詞條dsp＋fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp＋fpga的理解，并與今后在此搜索dsp＋fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對dsp＋fpga的理解，并與今后在此搜索dsp＋fpga的朋友們分享。 創(chuàng)建詞條
dsp＋fpga電路
dsp＋fpga相關帖子
dsp＋fpga資料下載
dsp＋fpga專欄文章
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473