dsp＋fpga 文章 進(jìn)入dsp＋fpga技術(shù)社區(qū)
2009年3月30日，Altera在天津大學(xué)成立國內(nèi)第60所EDA/SOPC聯(lián)合實驗室
- Altera公司今天宣布，Altera公司于2009年3月10日在天津大學(xué)成立EDA/SOPC聯(lián)合實驗室。這是Altera自2004年3月在中國電子科技大學(xué)成立首個EDA/SOPC聯(lián)合實驗室以來的國內(nèi)第60所聯(lián)合實驗室和培訓(xùn)中心。該實驗室將為數(shù)字邏輯電路、硬件描述語言、微機(jī)原理、電視原理、現(xiàn)代數(shù)字系統(tǒng)設(shè)計等本科或研究生課程的實驗教學(xué)以及電子類課程設(shè)計提供支持，Altera®公司的FPGA開發(fā)環(huán)境將成為貫穿天津大學(xué)電子工程類專業(yè)本科和研究生教育階段的實驗平臺。 作為全球領(lǐng)先的可編程邏輯器件
- 關(guān)鍵字： Altera FPGA SOPC
基于FPGA的高速圖像采集系統(tǒng)設(shè)計
- 在高速圖像采集系統(tǒng)中，CPU時鐘資源、I／O端口資源、傳輸單元等都成為系統(tǒng)的瓶頸。本系統(tǒng)采用FPGA+RAM+USB的設(shè)計：FPGA硬件采樣模塊，有效降低采樣時延和CPU時鐘資源；獨特的RAM時序控制與讀寫控制分離設(shè)計，增加了模塊之間的獨立性，降低了控制的復(fù)雜度；USB設(shè)計在實現(xiàn)高速率數(shù)據(jù)傳輸?shù)耐瑫r又具有低成本、易安裝等優(yōu)點。
- 關(guān)鍵字： FPGA 高速圖像采集 系統(tǒng)設(shè)計
飛機(jī)剎車模糊神經(jīng)網(wǎng)絡(luò)DSP嵌入式控制系統(tǒng)
- 飛機(jī)剎車模糊神經(jīng)網(wǎng)絡(luò)DSP嵌入式控制系統(tǒng),飛機(jī)剎車系統(tǒng)是飛機(jī)上具有相對獨立功能的子系統(tǒng)，承受飛機(jī)的動、靜態(tài)載荷及著陸時的動能，實現(xiàn)飛機(jī)的制動控制。 從20世紀(jì)40年代至今，飛機(jī)剎車系統(tǒng)已發(fā)展到第四代。第一代飛機(jī)剎車系統(tǒng)由離合開關(guān)調(diào)節(jié)壓力來實現(xiàn)剎
- 關(guān)鍵字： 嵌入式 控制系統(tǒng) DSP 神經(jīng)網(wǎng)絡(luò) 剎車 模糊 飛機(jī) 數(shù)字信號處理 飛機(jī)剎車系統(tǒng) 神經(jīng)網(wǎng)絡(luò) 模糊控制 嵌入式
液晶顯示器邊框精密檢測系統(tǒng)的實現(xiàn)
- 液晶顯示器邊框精密檢測系統(tǒng)的實現(xiàn),液晶顯示器現(xiàn)在已實現(xiàn)了大規(guī)模生產(chǎn)，其外部框架要求和液晶面板達(dá)到無縫結(jié)合，為了達(dá)到工業(yè)標(biāo)準(zhǔn)，需要對批量生產(chǎn)的顯示器邊框的制作精度進(jìn)行檢測。其檢測過程為用固定位置的12個傳感器對顯示器邊框上不同的12個點進(jìn)行
- 關(guān)鍵字： 實現(xiàn) 檢測系統(tǒng) 精密 邊框 液晶顯示 顯示器邊框檢測系統(tǒng) 接觸式測距 DSP CAN
USB OTG的IP Core設(shè)計與FPGA驗證
- 為了實現(xiàn)USB設(shè)備之間的直接通信，介紹一款USB 0TG IP核的設(shè)計與FPGA驗證。在分析OTG補(bǔ)充規(guī)范的基礎(chǔ)上，重點描述了USB OTG IP核的設(shè)計原理、模塊劃分以及每個模塊的功能，然后對USBOTG的部分特性進(jìn)行詳細(xì)的闡述，最后給出該IP核在ModelSim中的功能仿真及FPGA驗證結(jié)果。結(jié)果表明，該IP核具備主機(jī)功能和設(shè)備功能，可作為一個獨立的IP模塊應(yīng)用到SoC系統(tǒng)中。
- 關(guān)鍵字： FPGA 驗證 設(shè)計 Core OTG IP USB
CEVA-TeakLite-III擁有同類處理器中最高的面積及能源效率
- 全球領(lǐng)先的知識產(chǎn)權(quán) (IP) 平臺解決方案和數(shù)字信號處理器 (DSP) 內(nèi)核的領(lǐng)先授權(quán)廠商CEVA公司宣布，Berkeley Design Technology, Inc. (BDTI) 已經(jīng)公布對32位 CEVA-TeakLite-III DSP進(jìn)行之BDTI DSP Kernel Benchmarks? 認(rèn)證測試所得的結(jié)果。BDTI 采用這個基準(zhǔn)工具套件進(jìn)行認(rèn)證，結(jié)果表明CEVA-TeakLite-II達(dá)到同類處理器中最高的DSP面積效率和能源效率。此外，CEVA-TeakLite-I
- 關(guān)鍵字： CEVA DSP TeakLite
dsp＋fpga介紹
您好，目前還沒有人創(chuàng)建詞條dsp＋fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp＋fpga的理解，并與今后在此搜索dsp＋fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對dsp＋fpga的理解，并與今后在此搜索dsp＋fpga的朋友們分享。 創(chuàng)建詞條
dsp＋fpga電路
dsp＋fpga相關(guān)帖子
dsp＋fpga資料下載
dsp＋fpga專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473