cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

賽靈思在華首發(fā)成本最低的I/O優(yōu)化FPGA SPARTAN-3A平臺

　　賽靈思推出Spartan™-3A系列I/O優(yōu)化現(xiàn)場可編程門陣列（FPGA）平臺。這一平臺是對低成本、大規(guī)模應(yīng)用的新一代Spartan-3系列產(chǎn)品的擴(kuò)展。SPARTAN-3A平臺為相對于邏輯密度而言更注重I/O數(shù)量與功能的應(yīng)用提供了一個成本更低的解決方案。Spartan-3A FPGA支持業(yè)界最廣泛的I/O標(biāo)準(zhǔn)（26種），具備獨特的電源管理、配置功能以及防克?。╝nti-cloning）安全優(yōu)勢，可以為消費和工業(yè)領(lǐng)域中的新型大規(guī)模應(yīng)用，如顯示屏接口、視頻/調(diào)諧器板接口和視頻交換，提
關(guān)鍵字： FPGA I/O優(yōu)化 SPARTAN-3A 單片機(jī) 嵌入式系統(tǒng) 賽靈思

[DSP/FPGA]DSP學(xué)習(xí)進(jìn)階

學(xué)習(xí)TI的各種DSP，本著循序漸進(jìn)的原則，可以分為多個層次。根據(jù)我多年開發(fā)DSP的經(jīng)驗，在這里總結(jié)一下各個層次的進(jìn)階：1、DSP2000（除了2812）：進(jìn)階：標(biāo)準(zhǔn)C -> C和匯編混合編程說明：把DSP2000當(dāng)作單片機(jī)來玩就可以了，非常簡單。2、DSP5000（包括DSP2812）主要：標(biāo)準(zhǔn)C -> C和匯編混合編程 -> DSP/BIOS -> RF3說明：DSP5000是個中等產(chǎn)品，性能不高不低
關(guān)鍵字： DSP FPGA

FPGA協(xié)同處理的優(yōu)勢

摘要：本文介紹的ESL技術(shù)為傳統(tǒng)的DSP系統(tǒng)設(shè)計人員提供了有效的FPGA的設(shè)計實現(xiàn)方法。關(guān)鍵詞： DSP；FPGA；ESL 傳統(tǒng)的、基于通用DSP處理器并運行由C語言開發(fā)的算法的高性能DSP平臺，正在朝著使用FPGA預(yù)處理器和/或協(xié)處理器的方向發(fā)展。這一最新發(fā)展能夠為產(chǎn)品提供巨大的性能、功耗和成本優(yōu)勢。盡管優(yōu)勢如此明顯，但習(xí)慣于使用基于處理器的系統(tǒng)進(jìn)行設(shè)計的團(tuán)隊，仍會避免使用FPGA，因為他們?nèi)狈Ρ匾挠布寄?，來將FPGA用作協(xié)處理器(圖1)。不熟悉像VHDL和Verilog這樣
關(guān)鍵字： 0611_A DSP ESL FPGA 單片機(jī) 嵌入式系統(tǒng) 雜志_技術(shù)長廊

FPGA進(jìn)入嵌入式領(lǐng)域，處理器內(nèi)核成關(guān)鍵

全球FPGA整體市場最近幾年迅速擴(kuò)大，其中與嵌入式FPGA處理器相關(guān)的Design Win數(shù)量正在迅速增長，潛力巨大。就像打開潘多拉的盒子，有了可以運行操作系統(tǒng)或?qū)崟r操作系統(tǒng)的處理器內(nèi)核，相信FPGA正在真正意義上大規(guī)模進(jìn)入嵌入式設(shè)計領(lǐng)域。從Xilinx、Altera到Actel、Lattice，F(xiàn)PGA提供商都已經(jīng)有可在FPGA邏輯模塊旁實現(xiàn)的“硬”核，或者可以直接在FPGA結(jié)構(gòu)中運行的“軟” 核處理器。硬核的好處是能夠提供更快的數(shù)據(jù)處理能力，所謂軟核需要FPGA廠商提供的PLD軟件進(jìn)行配置，然后固
關(guān)鍵字： 0611_A FPGA 單片機(jī) 嵌入式系統(tǒng) 雜志_技術(shù)長廊

賽靈思90nm FPGA平臺出貨量達(dá)2600萬片

再創(chuàng)可編程邏輯器件行業(yè)新紀(jì)錄賽靈思公司( Xilinx, Inc. (NASDAQ: XLNX))在北京宣布：該公司90nm FPGA平臺出貨量達(dá)2600萬片，再一次刷新了可編程邏輯行業(yè)（PLD）新記錄。賽靈思包括Spartan™-3 和Virtex™-4 FPGA兩大旗艦產(chǎn)品系列在內(nèi)的90nm FPGA平臺廣受市場歡迎，以累計營收計算，在全球90nm FPGA市場上贏得了約70
關(guān)鍵字： 90nm FPGA FPGA平臺出貨量單片機(jī) 嵌入式系統(tǒng) 賽靈思

基于CPLD的雷達(dá)仿真信號設(shè)計實現(xiàn)

引言隨著新一代作戰(zhàn)飛機(jī)大量裝備現(xiàn)役，機(jī)載雷達(dá)設(shè)備的維修任務(wù)越來越繁重，現(xiàn)代化的仿真測試系統(tǒng)成為重要的維修設(shè)備。雷達(dá)信號的仿真又是測試系統(tǒng)中必不可少的。但采用函數(shù)/任意波發(fā)生器組成測試系統(tǒng)，不僅增加系統(tǒng)成本，而且還給系統(tǒng)軟件設(shè)計增加不必要的負(fù)擔(dān)。為此，提出了一種基于CPLD的雷達(dá)仿真信號的實現(xiàn)方案，它能為機(jī)載雷達(dá)測試系統(tǒng)提供所需的多種典型的重頻脈沖及制導(dǎo)信號。雷達(dá)仿真信號發(fā)生器的結(jié)構(gòu) 雷達(dá)仿真信號發(fā)生器主要由輸入輸出控制和產(chǎn)生仿真信號的CPLD芯片兩部分組成。輸入輸出控制信號是利用測試系統(tǒng)的
關(guān)鍵字： CPLD 單片機(jī) 仿真信號嵌入式系統(tǒng)

基于TMS320VC33-150的聲探測系統(tǒng)設(shè)計

引言被動聲源探測定位技術(shù)是一種利用聲學(xué)傳聲器陣列和電子裝置接收運動目標(biāo)的輻射噪聲,以確定目標(biāo)所處位置的技術(shù)。本文正是基于聲探測技術(shù)原理和成熟的微電子技術(shù), 采用TI公司的32位浮點DSP芯片TMS320VC33-150來實現(xiàn)聲源目標(biāo)的探測定位算法，并輔之以ADC、CPLD、單片機(jī)等器件來實現(xiàn)聲源信號的采集、系統(tǒng)邏輯控制以及通信功能。對于數(shù)字電路的邏輯控制功能，本文選用了Altera公司的CPLD芯片EPM7128AETC100-10來實現(xiàn)。該芯片功耗低、資源豐富、內(nèi)部延時固定，有助于時序邏輯電路的設(shè)計。本
關(guān)鍵字： CPLD DSP 測量測試單片機(jī) 嵌入式系統(tǒng)

基于FPGA的DDS調(diào)頻信號的研究與實現(xiàn)

1 引言直接數(shù)字頻率合成器（DDS）技術(shù)，具有頻率切換速度快，很容易提高頻率分辨率、對硬件要求低、可編程全數(shù)字化便于單片集成、有利于降低成本、提高可靠性并便于生產(chǎn)等優(yōu)點。目前各大芯片制造廠商都相繼推出采用先進(jìn)CMOS工藝生產(chǎn)的高性能和多功能的DDS芯片，專用DDS芯片采用了特定工藝，內(nèi)部數(shù)字信號抖動很小，輸出信號的質(zhì)量高。然而在某些場合，由于專用的DDS芯片的控制方式是固定的，故在工作方式、頻率控制等方面與系統(tǒng)的要求差距很大，這時如果用高性能的FPGA器件設(shè)計符合自己需要的DDS電路就是一個很好的解
關(guān)鍵字： DDS FPGA 單片機(jī) 調(diào)頻信號嵌入式系統(tǒng)

遠(yuǎn)程測控中嵌入式Web服務(wù)器的FPGA實現(xiàn)

引言嵌入式系統(tǒng)是指被嵌入到各種產(chǎn)品或工程應(yīng)用中以微處理器或微控制器為核心的軟硬件系統(tǒng)。嵌入式系統(tǒng)與Internet技術(shù)相結(jié)合，形成的嵌入式Internet技術(shù)是近幾年隨著計算機(jī)網(wǎng)絡(luò)技術(shù)的普及而發(fā)展起來的一項新興技術(shù)。工程技術(shù)人員、管理人員或調(diào)試人員通過Web而不用親臨現(xiàn)場就可以得到遠(yuǎn)程數(shù)據(jù)，并對測控儀器進(jìn)行控制、校準(zhǔn)等工作。這里介紹利用嵌入式軟核處理器Nios II及廣泛應(yīng)用的嵌入式操作系統(tǒng)uClinux來實現(xiàn)電網(wǎng)參數(shù)的遠(yuǎn)程測控服務(wù)器的功能。 &
關(guān)鍵字： FPGA Web 單片機(jī) 工業(yè)控制嵌入式系統(tǒng) 遠(yuǎn)程測控工業(yè)控制

基于DSP＋FPGA的便攜數(shù)字存儲示波表設(shè)計

本文提出了一種基于DSP＋FPGA的嵌入式便攜數(shù)字存儲示波表的設(shè)計方案，充分利用微控制器技術(shù)和ASIC技術(shù)實現(xiàn)了嵌入式實時處理，很好地達(dá)到了體積小、重量輕、功能強(qiáng)、可靠性高的要求。
關(guān)鍵字： FPGA DSP 便攜數(shù)字存儲

使用FPGA和IP Core實現(xiàn)定制緩沖管理

在通信網(wǎng)絡(luò)系統(tǒng)中，流量管理的核心是緩存管理、隊列管理和調(diào)度程序。本文結(jié)合使用FPGA及IP Core闡述緩存管理的結(jié)構(gòu)、工作原理及設(shè)計方法目前硬件高速轉(zhuǎn)發(fā)技術(shù)的趨勢是將整個轉(zhuǎn)發(fā)分成兩個部分：PE(Protocol Engine，協(xié)議引擎)和TM(Traffic Management，流量管理)。其中PE完成協(xié)議處理，TM負(fù)責(zé)完成隊列調(diào)度、緩存管理、流量整形、QOS等功能，TM與轉(zhuǎn)發(fā)協(xié)議無關(guān)。隨著通信協(xié)議的發(fā)展及多樣化，協(xié)議處理部分PE在硬件轉(zhuǎn)發(fā)實現(xiàn)方面，普遍采用現(xiàn)有的商用芯片NP(Network
關(guān)鍵字： Core FPGA IP 單片機(jī) 嵌入式系統(tǒng) 通訊網(wǎng)絡(luò) 無線

使用一個FPGA便可實現(xiàn)的64通道下變頻器

RF Engines公司的ChannelCore64使設(shè)計者能夠用一個可對FPGA編程的IP核來替代多達(dá)16個DDC(直接下變頻器)ASIC，可顯著減少PCB面積，降低功耗而且增加靈活性。和原來的方法相比，新方法是降低成本的典型代表，隨著通道數(shù)目的增加，降低成本的需求愈加突出。在提供靈活性和簡化設(shè)計的同時，這種方法也能降低功耗。ChannelCore64的應(yīng)用包括無線基站，衛(wèi)星地面站和其它多通道無線電接收器等。在這些系統(tǒng)應(yīng)用中，需要從一個頻帶非常寬的信號中提取很多具有不同帶寬的通道(或者信號)，然后將整個
關(guān)鍵字： ChannelCore64 FPGA 單片機(jī) 嵌入式系統(tǒng)

基于單片機(jī)的FPGA并行配置方法

在當(dāng)今變化的市場環(huán)境中，產(chǎn)品是否便于現(xiàn)場升級、是否便于靈活使用，已成為產(chǎn)品能否進(jìn)入市場的關(guān)鍵因素。在這種背景下，altera公司的基于SRAM LUT結(jié)構(gòu)的FPGA器件得到了廣泛的應(yīng)用。這類器件的配置數(shù)據(jù)存儲在SRAM中。由于SRAM的掉電易失性，系統(tǒng)每次上電時，必須重新配置數(shù)據(jù)，只有在數(shù)據(jù)配置正確的情況下系統(tǒng)才能正常工作。這種器件的優(yōu)點是可在線重新配置ICR（In-Circuit Reconfigurability），在線配置方式一般有兩類：一是通過下載電費由計算機(jī)直接對其進(jìn)行配置；二是通過微處理器對其
關(guān)鍵字： altera FPGA 單片機(jī) 可編程邏輯配置數(shù)據(jù) 嵌入式系統(tǒng)

基于FPGA的相檢寬帶測頻系統(tǒng)的設(shè)計

在電子測量技術(shù)中，頻率測量是最基本的測量之一。常用的測頻法和測周期法在實際應(yīng)用中具有較大的局限性，并且對被測信號的計數(shù)存在
關(guān)鍵字： FPGA MCU PCB設(shè)計測量測試單片機(jī) 嵌入式系統(tǒng) PCB 電路板

AMI Semiconductor繼續(xù)領(lǐng)跑FPGA-to-ASIC轉(zhuǎn)換行業(yè)

現(xiàn)在轉(zhuǎn)換90nm Xilinx和Altera FPGA AMI Semiconductor, Inc. (AMIS) 今日宣布，它已具備將1.2伏90nm FPGA轉(zhuǎn)換為基于單元的130nm ASIC的能力。有了這種能力的支持，OEM就能從昂貴的高密FPGA原型制作轉(zhuǎn)到更節(jié)省成本的ASIC生產(chǎn)。 AMIS是首家供應(yīng)Altera和Xilinx 90nm FPGA所用嵌入式替換組件的公司，主要面向通
關(guān)鍵字： AMI FPGA FPGA-to-ASIC Semiconductor 單片機(jī) 嵌入式系統(tǒng) 轉(zhuǎn)換行業(yè)