由表1可知：

　　(1)隨著時(shí)鐘頻率的提高，譯碼器的平均動(dòng)態(tài)功耗不斷地增加，這與理論分析公式(1)相符。

　　(2)與MSIC測(cè)試序列相比，RSIC測(cè)試序列在不同的時(shí)鐘頻率下均可降低測(cè)試時(shí)的動(dòng)態(tài)功耗。

　　由于BIST的廣泛使用，對(duì)其進(jìn)行低功耗設(shè)計(jì)的研究非?；钴S，已經(jīng)成為一個(gè)很重要的研究方向，但是通過(guò)降低電源電壓VDD和時(shí)鐘頻率f來(lái)降低測(cè)試期間的功耗是不可取的，因?yàn)檫@樣會(huì)影響電路的性能及測(cè)試的效率。而減少電路的開(kāi)關(guān)翻轉(zhuǎn)活動(dòng)率的幾率因子?琢不會(huì)影響測(cè)試的正常進(jìn)行。本文的研究表明單輸入跳變測(cè)試序列相對(duì)于多輸入跳變具有更高的相關(guān)性，在測(cè)試的過(guò)程中可以有效地減少被測(cè)電路內(nèi)部節(jié)點(diǎn)的開(kāi)關(guān)翻轉(zhuǎn)活動(dòng)率?琢，達(dá)到降低測(cè)試功耗的目的。

　　參考文獻(xiàn)

　　[1] BONHOMME Y.Test power：a big issue in large SoC designs[C].Proceedings of the First IEEE International Workshop on Electronic Design, Test and Applications DELTA’02，2002：447-449.

　　[2] CORNO F，PRINETTO P，REBAUDENGO M，et al.A test pattern generation methodology for low power consumption [J].IEEE VTS，1998：453-457.

　　[3] VIRAZEL A，WUNDERLICH H J.High defect coverage with low-power test sequences in a BIST environment[J]. IEEE Design Test of Computers，2002，18(6)：44-52.

　　[4] 甘學(xué)溫，莫邦熨.低功耗CMOS邏輯電路設(shè)計(jì)綜述[J]. 微電子學(xué)，2000，30(8)：263-267.

　　[5] 王義，傅興華.低功耗單輸入跳變測(cè)試?yán)碚摰难芯?微電子學(xué)與計(jì)算機(jī)，2009，26(2)：5-7.

　　[6] IOANNIS V，ANTONIS P.An efficient built-in self test methord for robust path delay fault testing[C].Jornal of Electronic testing：Theory and Application 8.1996：219-222.