有些情況下，這些缺陷會(huì)是以前在平面工藝中見(jiàn)過(guò)的故障模型，但FinFET存儲(chǔ)器有幾種額外的失效模式。比如，圖8給出了一種微妙的失效模式。下拉晶體管中的電阻性鰭片開(kāi)路導(dǎo)致動(dòng)態(tài)偽讀破壞故障（dDRDF）。在此，一個(gè)寫操作，接著7個(gè)讀操作，導(dǎo)致存儲(chǔ)器單元的位值翻轉(zhuǎn)。然后可以更加詳細(xì)地分析此故障，因?yàn)樗瓉?lái)與頻率有關(guān)。在1.2MHz頻率上，產(chǎn)生這個(gè)故障僅用了4次讀操作，而在4MHz上，則用了18次讀操作。溫度和電壓也會(huì)影響這些值。

　　圖8：缺陷注入調(diào)查結(jié)果：dDRDF-7

來(lái)自Synopsys關(guān)于FinFET工藝故障建模的部分普遍結(jié)論是：

FinFET存儲(chǔ)器比平面存儲(chǔ)器對(duì)動(dòng)態(tài)故障更敏感

FinFET存儲(chǔ)器對(duì)制程變異故障更穩(wěn)定

靜態(tài)單單元和耦合故障在兩種存儲(chǔ)器中均很常見(jiàn)

應(yīng)力角（電壓、溫度、頻率）對(duì)于檢測(cè)FinFET故障非常重要，僅使用標(biāo)稱角會(huì)遺漏一些問(wèn)題。

生成測(cè)試序列

故障建模背景完成后，設(shè)計(jì)人員要明確測(cè)試的電壓、溫度和頻率要求。給定應(yīng)力角的序列與稱為測(cè)試算法發(fā)生器（TAG）的引擎結(jié)合。TAG將與針對(duì)個(gè)別故障類型的小測(cè)試序列組合在一起，產(chǎn)生使測(cè)試時(shí)間和測(cè)試成本最小化的最小測(cè)試算法。

圖9展示了針對(duì)FinFET的TAG。圖中的過(guò)程是全自動(dòng)的，從故障注入到測(cè)試序列識(shí)別再到TAG本身。不同的算法片段可以分割以應(yīng)對(duì)不同的應(yīng)力角和不同的故障檢測(cè)級(jí)別。分割形成了一個(gè)針對(duì)不同條件的測(cè)試序列池，這是由于不同用戶和應(yīng)用具有不同的要求。比如，生產(chǎn)測(cè)試期間，設(shè)計(jì)人員必須識(shí)別故障，以便他們能夠糾錯(cuò)，但是確定每個(gè)故障根源的完整分析可能十分耗時(shí)。然而，如果某種錯(cuò)誤經(jīng)常發(fā)生，設(shè)計(jì)人員會(huì)執(zhí)行更加復(fù)雜而昂貴的測(cè)試，以縮小故障范圍，從而能采取相應(yīng)的糾錯(cuò)措施。

　　圖9：FinFETs測(cè)試算法綜合

這些過(guò)程和測(cè)試全部在STAR存儲(chǔ)器系統(tǒng)中得以實(shí)現(xiàn)，考慮了來(lái)自大多數(shù)FinFET提供商的故障，這些故障在不同提供商之間具有很大的共性，盡管位單元彼此相差很大。

STAR存儲(chǔ)器系統(tǒng)還將可編程能力納入其中。可以通過(guò)JTAG端口和TAP控制器更新算法，修改測(cè)試序列本身或?yàn)檎{(diào)試和診斷而升級(jí)算法，或者就是簡(jiǎn)單的算法升級(jí)，甚至是在現(xiàn)場(chǎng)。

使用STAR存儲(chǔ)器系統(tǒng)檢測(cè)并修復(fù)故障

Synopsys對(duì)FinFET潛在故障和缺陷的深入而徹底的分析內(nèi)建在了STAR存儲(chǔ)器系統(tǒng)之中，使得該系統(tǒng)可以在很多層次上使用，如圖10所示。最高層次是了解哪個(gè)存儲(chǔ)器例化單元出現(xiàn)失效，這對(duì)于生產(chǎn)測(cè)試和糾錯(cuò)可能就足夠了。下一個(gè)層次是故障的邏輯地址和物理地址。