在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

<menu id="6qfwx"><li id="6qfwx"></li></menu>
    1. <menu id="6qfwx"><dl id="6qfwx"></dl></menu>

      <label id="6qfwx"><ol id="6qfwx"></ol></label><menu id="6qfwx"></menu><object id="6qfwx"><strike id="6qfwx"><noscript id="6qfwx"></noscript></strike></object>
        1. <center id="6qfwx"><dl id="6qfwx"></dl></center>

            新聞中心

            EEPW首頁 > 測試測量 > 設計應用 > 提高系統(tǒng)級芯片測試效率的方法

            提高系統(tǒng)級芯片測試效率的方法

            作者: 時間:2011-11-23 來源:網(wǎng)絡 收藏
            ATPG是指測試向量自動生成。它是可測試性設計的核心,因為生成測試向量的質(zhì)量好壞直接關系到測試成本的高低。一方面ATPG工具針對Stuck-at故障模型、躍遷故障模型、路徑延時故障模型、IDDQ模型生成高質(zhì)量的測試向量,另一方面ATPG工具利用生成的測試向量進行故障仿真和測試覆蓋率計算。ATPG算法又分為組合ATPG和時序ATPG兩種。

            本文引用地址:http://www.biyoush.com/article/194681.htm


            FastScan測試向量自動生成工具可以針對全掃描IC設計或規(guī)整的部分掃描設計生成高質(zhì)量的的測試向量。其主要特點如下:


            1. 支持對全掃描設計和規(guī)整的部分掃描設計自動生成高性能、高質(zhì)量的測試向量;


            2. 支持多種故障模型:stuck-at、transition、critical path和IDDQ;


            3. 提供超過140條基于仿真的測試設計規(guī)則檢查;


            4. 提供高效的靜態(tài)及動態(tài)測試向量壓縮性能;


            5. FastScan CPA選項支持在速測試用的路徑延遲測試向量生成;


            6. FastScan MacroTest選項支持小規(guī)模的嵌入模塊或存儲器的測試向量生成;


            7. FastScan Diagnostics選項可以通過分析ATE機上失敗的測試向量來幫助定位芯片上的故障;


            8. ASICVector Interfaces選項可以針對不同的ASIC工藝與測試儀來生成測試向量;


            9. 支持32位或64位的UNIX平臺(Solaris, HP-PA)及LUNIX操作平臺。


            FlexTest的時序ATPG算法使它在部分掃描設計的ATPG領域擁有巨大的優(yōu)勢,它也可以顯著提高無掃描或全掃描設計的測試碼覆蓋率;其內(nèi)嵌故障仿真器可以估計功能測試碼的故障覆蓋率,然后在此基礎上生成部分掃描并進行ATPG。其主要特點如下:


            1. 可以使用已有的功能測試向量進行故障仿真;計算測試覆蓋率;


            2. 針對一般的時序電路或部分掃描電路的進行高效ATPG與故障仿真;


            3. FlexTest Distributor選項提供的網(wǎng)絡分布處理技術可以加速ATPG與故障仿真過程;


            4. 支持多種故障模型:stuck-at、transition和IDDQ;


            5. 提供超過140條基于仿真的測試設計規(guī)則檢查;


            6. 與FastScan和DFTAdvisor共享數(shù)據(jù)庫,使得DFT與ATPG流程更高。


            基于嵌入式壓縮引擎的ATPG算法是下一代ATPG工具的發(fā)展趨勢。TestKompress提供的嵌入式壓縮引擎可以作為通用的IP很方便地集成到用戶的設計,EDT(Embedded Deterministic Test)算法在保證測試質(zhì)量的前提下顯著地(目前可達到100倍)壓縮測試向量數(shù)目,同時大大提高了測試運行的速度。其主要特點如下:


            1. 在保證測試質(zhì)量的前提下成百倍地減少測試向量的數(shù)目,成百倍地降低測試成本;


            2. 引入嵌入式壓縮引擎IP不需要對系統(tǒng)邏輯進行任何更改,對電路的性能沒有任何影響;


            3. 支持多種故障模型:stuck-at、瞬態(tài)和路徑延遲、IDDQ;


            4. 支持多種測試向量類型:Basic、clock-sequential、RAM-Sequential、時鐘PO和多負載;


            5. 與FastScan和DFTAdvisor共享數(shù)據(jù)庫,使得DFT與ATPG流程更高。


            廣義的BIST技術包括LBIST、MBIST和邊界掃描技術。LBIST技術是指在ASIC、IC或IP內(nèi)核中自動插入內(nèi)建自測試電路,以保證較高的故障覆蓋率。由于它不需要在ATE機上加載測試向量,而且可以在芯片的工作頻率下進行實速測試,所以它可以縮短測試時間,降低測試成本。LBIST工具可以自動生成BIST結構(BIST控制器、測試向量發(fā)生器和電路特征壓縮器)的可綜合RTL級HDL描述,并快速進行故障仿真以確定故障覆蓋率。Mentor公司提供的LBIST工具BISTArchitect的主要特點如下:


            1. 內(nèi)建自測試技術降低了對ATE測試機memory容量的要求;


            2. 針對部件或系統(tǒng)進行內(nèi)建自測試(BIST)的自動綜合、分析與故障仿真,便于進行設計與測試的復用;


            3. 實速測試和多頻率測試確保了高性能、高質(zhì)量的測試設計;


            4. 全面的BIST設計規(guī)則檢查確保了易用性、減少了設計時間、縮短了設計面市時間;


            5.采用MTPI技術能夠在獲得最大故障覆蓋率的同時將對設計的影響減至最低;


            6. BIST部件的RTL綜合和與工藝無關,可以保證設計復用;


            7. 配合BSDArchetect可實現(xiàn)層次化的LBIST電路連接關系。 圖6:存儲器陣列測試的重新考慮。



            評論


            相關推薦

            技術專區(qū)

            關閉