降采樣FIR濾波器的設(shè)計(jì)與硬件實(shí)現(xiàn)
加入技術(shù)交流群
結(jié)合濾波器的階數(shù)可知式(1)中的h(n)可以表示為：
h(n)=-21×[δ(n)+δ(n-30)]-8l×[δ(n-1)+δ(n-29)]-58×[δ(n-2)+δ(n-29)]+…+6599×δ(n-15)． (4)
于是，有：y(n)=-21×[x(n)+x(n-30)]-8l×[x(n-1)+x(n-29)]-58×[x(n-2)+x(n-29)]+…+6599×x(n-15)． (5)
將以上各系數(shù)用(3)中的拆分結(jié)果替換，可將式(5)進(jìn)一步寫為：
y(n)=-(16+4+1) [x(n)+x(n-30)]-(64+16+1) [x(n-1)+x(n-29)]-(64-8+2) [x(n-2)+x(n-29)]+…+(8192-2048+512-64+8-1)?x(n-15)． (6)
這樣，輸出y(n)可表示成輸入移位相加減的形式。至此，抗混疊FIR濾波器便告設(shè)計(jì)完成。
由圖2可知，抗混疊濾波器輸出信號(hào)必須經(jīng)過降采樣才能輸出。而對(duì)于本設(shè)計(jì)的濾波器，其降采樣率為2：l，理論上把式(6)取出一半即可滿足降采樣要求，但是，這樣就意味著之前浪費(fèi)了一部分硬件資源去計(jì)算這一半不用的數(shù)據(jù)?；诖丝紤]，在設(shè)計(jì)濾波器時(shí)可加上一個(gè)降采樣控制器，x(n)還是正常輸入，每一拍進(jìn)一個(gè)新的采樣點(diǎn)，而濾波過程則用降采樣控制器控制，這樣可使計(jì)算每隔一拍進(jìn)行一次。本文引用地址：http://www.biyoush.com/article/191625.htm
3 仿真結(jié)果分析
3．1 濾波器的幅頻響應(yīng)
圖5所示是在matlab中利用定點(diǎn)化之后的濾波器系數(shù)畫出濾波器的幅頻響應(yīng)特性曲線。
該曲線與2．1中設(shè)計(jì)的濾波器幅頻曲線基本一致，從而驗(yàn)證了本設(shè)計(jì)的正確性。
3．2 硬件代碼的仿真波形
對(duì)于本文中設(shè)計(jì)的硬件架構(gòu)，用Verilog語言寫出相應(yīng)的硬件實(shí)現(xiàn)代碼，再用modelsim軟件進(jìn)行波形仿真，其仿真結(jié)果如圖6所示。
濾波器相關(guān)文章:濾波器原理
濾波器相關(guān)文章:濾波器原理
評(píng)論