2．2 輸入和輸出存儲(chǔ)單元
檢測(cè)到輸入數(shù)據(jù)有效后，可把輸入的串行數(shù)據(jù)依次存到初始化RAM里。本譯碼器一共有36個(gè)初始化存儲(chǔ)器，每個(gè)存儲(chǔ)器的深度為256。第1個(gè)數(shù)據(jù)存到第1個(gè)RAM的0地址，第2個(gè)數(shù)據(jù)存到第2個(gè)RAM的0地址，依次類推，第37個(gè)數(shù)據(jù)再存到第1個(gè)RAM的1地址，直到一幀9216個(gè)數(shù)據(jù)全部存滿36個(gè)RAM。同樣，輸出存儲(chǔ)單元可采用類似的存儲(chǔ)器調(diào)度方式。為了實(shí)現(xiàn)譯碼的連續(xù)性，本設(shè)計(jì)在輸入和輸出部分使用了乒乓結(jié)構(gòu)，即采用兩組相同的36個(gè)RAM交替操作方式。
2．3 VNU單元
VNU單元用于完成兩部分工作：一是由校驗(yàn)節(jié)點(diǎn)和初始化信息來(lái)更新變量節(jié)點(diǎn)的值；二是對(duì)每一列進(jìn)行硬判決。檢驗(yàn)節(jié)點(diǎn)更新后的值將存儲(chǔ)到存儲(chǔ)單元R_Mem，而硬判決后的比特值則存到輸出存儲(chǔ)單元，直到滿足停止譯碼兩個(gè)條件之一時(shí)才可輸出碼字。第一次垂直更新時(shí)，不用輸入存儲(chǔ)單元Q_Mem的值，而只把輸入存儲(chǔ)單元里的初始值送到VNU單元進(jìn)行更新運(yùn)算即可。由于兩種碼率下LDPC檢驗(yàn)矩陣的列重都是3，因此，兩種碼率下的VNU個(gè)數(shù)都為36個(gè)，且每個(gè)VNU結(jié)構(gòu)也都是4輸入的VNU。每次運(yùn)算時(shí)，都必須讀輸入存儲(chǔ)單元和Q_Mem(除第一次迭代外)中的數(shù)據(jù)的運(yùn)算結(jié)果，但應(yīng)同時(shí)寫(xiě)入R_Mem存儲(chǔ)單元中。本操作內(nèi)部采用流水線結(jié)構(gòu)，每次迭代都延遲2個(gè)時(shí)鐘周期。由于讀地址都為0，而且讀地址每次加1，因此，執(zhí)行變量節(jié)點(diǎn)更新運(yùn)算共需花費(fèi)256+2個(gè)時(shí)鐘，垂直更新結(jié)構(gòu)的變量節(jié)點(diǎn)單元加法運(yùn)算器結(jié)構(gòu)如圖2所示。

2．4 CNU單元
CNU單元也包括兩部分工作：一是由變量節(jié)點(diǎn)來(lái)更新校驗(yàn)節(jié)點(diǎn)的值，并將更新后的值存儲(chǔ)到外部存儲(chǔ)器；二是對(duì)每一行硬判決后的比特進(jìn)行校驗(yàn)，以確定其是否滿足校驗(yàn)方程，也就是對(duì)每一行所對(duì)應(yīng)比特進(jìn)行異或，并看結(jié)果是否為零。若所有行的異或結(jié)構(gòu)都為零，則譯碼成功，退出迭代。在CMMB標(biāo)準(zhǔn)中，兩種碼率校驗(yàn)矩陣H的行重有所不同(分別為6和12)。為了能共用CNU模塊并且共享存儲(chǔ)器資源，筆者設(shè)計(jì)了12輸入的CNU單元，并且使用9個(gè)CNU單元并行計(jì)算。這樣，當(dāng)碼率為1／2時(shí)，1個(gè)CNU單元更新2行，9個(gè)正好更新18行；而當(dāng)碼率為3／4時(shí)，9個(gè)CNU單元更新9行。每個(gè)12輸入的CNU單元由2個(gè)6輸入CNU單元組成，通過(guò)1個(gè)選擇器可控制CNU輸出。l／2碼率時(shí)，2個(gè)6輸入CNU的輸出結(jié)果可直接作為12輸入CNU的輸出結(jié)果，然后經(jīng)緩存后送入Q_Mem；3／4碼率時(shí)，2個(gè)6輸入CNU的輸出再經(jīng)過(guò)一級(jí)比較器得出的結(jié)果，才作為12輸入CNU的輸出值送到Q_Mem存儲(chǔ)。為了方便比較最后一級(jí)比較器，可在復(fù)用已有的兩組6輸入輸出比較單元的同時(shí)，還得輸出兩組最小值。CNU單元電路采用流水線結(jié)構(gòu)來(lái)設(shè)計(jì)延時(shí)增加4個(gè)時(shí)鐘周期(1／2碼率)和5個(gè)時(shí)鐘周期(3／4碼率)。6輸入輸出CNU單元的結(jié)構(gòu)簡(jiǎn)圖如圖3所示。