基于FPGA的GPS+GSM雙重車(chē)載定位系統(tǒng)設(shè)計(jì)

作者：時(shí)間：2011-06-08 來(lái)源：網(wǎng)絡(luò)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對(duì)面交流
  海量資料庫(kù)查詢(xún)

2．1 GPS和GSM模塊
對(duì)于GPS模塊，采用Zarlink公司的GP2015，它的主要任務(wù)是對(duì)接收到的GPS信號(hào)進(jìn)行外差式下變頻，內(nèi)部包括一個(gè)片內(nèi)頻率合成器、三級(jí)混頻器、自動(dòng)增益控制電路及量化器。在其內(nèi)部使用鎖相環(huán)頻率合成器合成本地參考信號(hào)，然后和接收信號(hào)進(jìn)行混頻。在該系統(tǒng)設(shè)計(jì)中，射頻前端GP2015需要兩個(gè)外部時(shí)鐘，一個(gè)是10 MHz的基準(zhǔn)頻率，另一個(gè)是其內(nèi)部A／D的采樣時(shí)鐘，頻率為5．714 MHz；在GPS接收機(jī)的設(shè)計(jì)中，射頻前端與基帶處理模塊的時(shí)鐘相位保持一致或相位誤差比較小時(shí)，有助于提高接收機(jī)的定位精度。考慮到這一點(diǎn)，在本設(shè)計(jì)中FPGA和射頻前端共用一個(gè)時(shí)鐘源，給FPGA提供一個(gè)40 MHz的基準(zhǔn)頻率，FPGA經(jīng)過(guò)內(nèi)部的鎖相環(huán)提供10 MHz和5．714 MHz的時(shí)鐘信號(hào)給射頻前端，保證了前端和基帶處理時(shí)鐘的同源。在GP2015內(nèi)部還集成了一個(gè)兩位A／D轉(zhuǎn)換器，模擬中頻輸入為4．309 MHz，輸出兩位的數(shù)字中頻信號(hào)，頻率為1．405 MHz。GSM模塊采用Siemens公司的TC35，該型號(hào)的GSM模塊工作在EGSM 900 MHz和GSM1 800 MHz頻率波段，提供話(huà)音和數(shù)據(jù)傳輸?shù)臒o(wú)線連接，使用40引腳的零插力連接器作為控制數(shù)據(jù)、話(huà)音信號(hào)和電源線的應(yīng)用接口。其串口通信波特率在300 b／s～115 Kb／s之間可選，也可以在1 200 b／s～115 Kb／s之間的8種波特率間自動(dòng)適配。
2．2 創(chuàng)建QuartusⅡ工程
創(chuàng)建項(xiàng)目工程名為GPS，芯片選型為EP2C20F484C7，并創(chuàng)建一個(gè)原理圖文件GPS．bdf。
2．3 啟動(dòng)SoPC Builder并配置硬件系統(tǒng)
將生成的NiosⅡ標(biāo)準(zhǔn)型CPU應(yīng)用到系統(tǒng)中，debug level位設(shè)為1，系統(tǒng)復(fù)位映射到FLASH中，地址為0X0；異常映射到SRAM中，地址為0X-20．然后添加自己定制的LCD控制模塊LCD_interface．v到NiosⅡ系統(tǒng)中。選擇RS 232串口作為系統(tǒng)與GPS接收模塊的接口，在系統(tǒng)構(gòu)架中添加UAWT組件，命名為GPS_UART，波特率設(shè)為9 600 b／s．并選擇DMA數(shù)據(jù)傳輸控制項(xiàng)。在組件中選擇valonCornponenst／others／Interval Timer，在彈出的對(duì)話(huà)框中配置Initial Period項(xiàng)為1 ms，數(shù)據(jù)位寬為32。SDRAM作為存儲(chǔ)介質(zhì)保存數(shù)據(jù)，data width設(shè)為16，address width中row為12，column為8。添加SRAM模塊用來(lái)存儲(chǔ)程序，memory sizes為4 MB，添加CFI-Flash模塊，用來(lái)存儲(chǔ)圖像及系統(tǒng)配置信息，在SoPC Builder左側(cè)的組件欄中選擇Avalon Components／Flash Memory，雙擊組件，選擇address width為22，data width為8；還需要添加EPCS Controller，具體方法是：選擇SoPC Builder左側(cè)組件欄中的Avalon Components／Memory／EPCS Serial Flash Controller，單擊Finish，完成組件添加。
添加Flash Controller模塊，用來(lái)控制FLASH工作。由于FLASH的數(shù)據(jù)總線是三態(tài)的，所以NiosⅡCPU在與FLASH進(jìn)行連接時(shí)需要添加Ava-lon總線三態(tài)橋控制模塊Tri_state_bridge，用來(lái)連接FLASH模塊；添加自己定制的GPS控制模塊。最后添加系統(tǒng)ID模塊。配置完成后選擇Sy-stem Generation標(biāo)簽，單擊Generate按鈕，啟動(dòng)系統(tǒng)生成。
2．4 創(chuàng)建QuartusⅡ頂層模塊并集成NiosⅡ硬件系統(tǒng)
在GPS．bdf中添加生成的NiosⅡ系統(tǒng)，配置外圍接口電路，生成完整的硬件系統(tǒng)構(gòu)架。如圖2所示。

本文引用地址：http://www.biyoush.com/article/191177.htm

選擇Start Analysis＆Synthesis開(kāi)始分析和綜合，完成后進(jìn)行引腳分配，檢查無(wú)誤后執(zhí)行Start Assembier，對(duì)輸入設(shè)計(jì)進(jìn)行匯編；將匯編好的編程配置文件GPS．sof通過(guò)JTAG方式下載到定位終端目標(biāo)板上，即可完成硬件的所有綜合設(shè)計(jì)。