2 硬件電路設(shè)計

2．1 電源控制電路

由于整個電路系統(tǒng)涉及模擬和數(shù)字部分多種芯片的運作，A／D采樣芯片和FPGA芯片均需要兩種以上的電源供電，所以選取合適的電壓轉(zhuǎn)換器非常重要。電源控制電路選用Linear公司的線形電源模塊來提供A／D芯片所需要的+3．3V，+2．5V電壓和FPGA所需要的+3．3V和+1．2V電壓，為了提高信號質(zhì)量，模擬和數(shù)字部分的+3．3 V電壓分別由不同的電源轉(zhuǎn)換模塊提供。

2．2 數(shù)據(jù)采集電路

數(shù)據(jù)采集電路主要由AD7675組成，由于其輸出I／O部分采用+3．3 V供電，故其所有的數(shù)據(jù)輸出管腳和輸入控制信號不需要進(jìn)行電平轉(zhuǎn)換，可以直接與FPGA的I／O管腳相連。A／D芯片的轉(zhuǎn)換速率為100KSPS，選擇16 b雙極性補碼輸出，最高位表示符號位。硬件電路如圖3所示。采集到的數(shù)據(jù)送入FPGA的寄存器，再傳送到計算機中，供數(shù)據(jù)分析用。

AD7675的模擬信號輸入部分選用AD公司的AD8021運算放大器實現(xiàn)模擬輸入信號的單端到差分信號的轉(zhuǎn)換。電源進(jìn)入電源管腳前應(yīng)就近安裝鉭電容進(jìn)行濾波，以減小電源上的雜波干擾，提高信號質(zhì)量。AD7675支持并行和串行兩種數(shù)據(jù)輸出方式，本系統(tǒng)選擇并行16 b補碼采樣數(shù)據(jù)輸出，與此相關(guān)的一些控制信號，如BYTESWAP，OB，SER／PAR需要被置為低電平。而其它RESET和數(shù)據(jù)輸出I／O管腳接入FPGA，由FPGA控制。

2．3 FPGA與計算機接口電路

FPGA通過串行通信接口與外接計算機實現(xiàn)通信。本文選用MAX232實現(xiàn)LVTTL與EIA的電平轉(zhuǎn)換，可方便的完成FPGA與計算機之間的RS 232通信。

2．4 數(shù)字控制單元設(shè)計

該測溫器的軟件設(shè)計主要分為兩個部分，一是FPGA的相關(guān)程序設(shè)計，其主要功能包括：A／D數(shù)據(jù)采集控制、串口數(shù)據(jù)通信控制、LCD的讀寫控制以及PROM的燒錄等；二是計算機中的相關(guān)程序，主要功能包括數(shù)值運算、標(biāo)定FPGA和將采集到的數(shù)據(jù)存儲以供分析等。在整個FPGA的設(shè)計上，由Altera公司開發(fā)的基于SoPC的NiosⅡ處理器及其軟件開發(fā)包SoPC Builder可以方便地將所需要的IP核、存儲器、接口控制器等簡單而又快速的集成到FPGA中去，從而縮短設(shè)計周期。FPGA內(nèi)部功能模塊如圖4所示。