基于FPGA的高速多路視頻數(shù)據(jù)采集系統(tǒng)
加入技術(shù)交流群
3 系統(tǒng)軟件設(shè)計(jì)
本方案軟件部分主要為TVP5150芯片初始化、DMA控制器的配置等。軟件結(jié)構(gòu)流程如圖4所示。本文引用地址：http://www.biyoush.com/article/190015.htm
4 實(shí)驗(yàn)結(jié)果
為檢驗(yàn)高速多路視頻數(shù)據(jù)采集系統(tǒng)的圖像采集效果，系統(tǒng)外接4路攝像頭同時(shí)采集圖像數(shù)據(jù)，在實(shí)際視頻數(shù)據(jù)采集過(guò)程中，多路視頻圖像顯示連貫流暢。將存儲(chǔ)在SDRAM中的圖像數(shù)據(jù)讀取后，通過(guò)后期融合算法，融合成環(huán)境平面圖像，實(shí)際多路圖像采集融合效果如圖5所示。
結(jié)語(yǔ)
本文基于FPGA設(shè)計(jì)了一種高速多路視頻數(shù)據(jù)采集系統(tǒng)，該系統(tǒng)通過(guò)外接視頻擴(kuò)展板連接多個(gè)視頻攝像頭，通過(guò)在FPGA內(nèi)部構(gòu)建視頻解碼模塊，能夠?qū)γ柯芬曨l數(shù)據(jù)并行解碼，提高要求實(shí)時(shí)性的多路數(shù)據(jù)采集的效率，并可在不更改硬件設(shè)計(jì)的前提下對(duì)編碼格式的數(shù)據(jù)采用不同的解碼模塊。SOPC系統(tǒng)的自定義FIFO接口能夠高速緩存視頻數(shù)據(jù)。通過(guò)DMA IP Core的使用，可減少Niosll軟核CPU讀取低速I／O接口數(shù)據(jù)所占用的時(shí)鐘周期，提高整個(gè)系統(tǒng)的工作效率。
評(píng)論