基于FPGA的高速多路視頻數據采集系統
在SOPC自定義器件的配置過程中,根據我們所要實現的功能,FIFO的寫入端應為SOPC系統的對外接口,FIFO的讀取端應與Avalon總線掛接,并能被DMA控制模塊讀取。圖3為實例化后FIFO模塊作為自定義外設引入SOPC系統時的接口配置。本文引用地址:http://www.biyoush.com/article/190015.htm
2.4 DMA控制器模塊
DMA控制器負責將自定義FIFO接口中的數據搬移至存儲區(qū)域,每路視頻數據源對應一個FIFO接口,每個FIFO接口配有一個DMA通道,各路視頻數據的解碼、存儲互不影響。SOPC系統所支持的DMA控制器IP Core傳輸模式有3種:
①存儲器到存儲器模式。這種情況下需要同時打開發(fā)送通道和接收通道,而且源地址和目標地址都是自增。
②存儲器到外設模式。這種情況下只要打開發(fā)送通道,而且源地址自增,目標地址固定。
③外設到存儲器模式。這種情況下只要打開接收通道,而且源地址固定,目標地址自增。
本系統設計中,DMA控制器工作任務是將自定義外設存儲接口的數據搬移至SDRAM內存中,所以采用第3種DMA控制器工作模式,即從外設到存儲器模式。這種工作模式下,源地址是自定義外設的地址,是一個固定地址。而目標地址是SDRAM存儲器地址,需要地址自增,在數據傳輸過程中,由DMA控制器自動完成目標地址自增操作。SOPC系統中的DMA控制器IP Core配置中的DMA寄存器的寬度大小,決定了一次DMA傳輸所能傳輸的數據量大小。本設計所需搬移的數據量為一幀圖像大小。
2.5 存儲空間設計
本系統方案中根據開發(fā)板的資源,將多路采集的視頻數據分別存儲在兩塊SDRAM中,SOPC系統中兩塊SDRAM的基地址分別為SDRAM_0_BASE與SDRAM_1_BASE。一塊SDRAM中存儲的每路視頻數據間隔RAM_PROTECT_SPACE的地址空間,DATA_SPACE定義了每路視頻數據存儲在SDRAM中的預留空間大小。由此可得第n路視頻數據在SDRAM中的存儲空間的地址。
起始地址:DATA_n_START_Addr=BASE_ADDRESS+RAM_PROTECT_SPACE。
結束地址:DATA_n_END_Addr=DATA_n_START_addr+DATA_SPACE。
評論