基于FPGA的多通道直流電機(jī)控制器設(shè)計(jì)

作者：時(shí)間：2012-11-21 來(lái)源：網(wǎng)絡(luò)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對(duì)面交流
  海量資料庫(kù)查詢

本系統(tǒng)共設(shè)計(jì)了4條PWM信號(hào)輸出通道，每條通道的仿真波形如圖7所示。通過仿真發(fā)現(xiàn)，當(dāng)改變占空比寄存器data中的數(shù)據(jù)時(shí)，模塊輸出信號(hào)波形的占空比也隨之發(fā)現(xiàn)變化，符合脈寬調(diào)制的要求。在本設(shè)計(jì)中采用時(shí)鐘同步信號(hào)，只有當(dāng)一個(gè)完整的PWM波輸出時(shí)，才能接收data下一個(gè)數(shù)據(jù)，有效避免輸出信號(hào)發(fā)生混亂，使輸出信號(hào)具有良好的可預(yù)見性。

本文引用地址：http://www.biyoush.com/article/189758.htm

3 實(shí)驗(yàn)結(jié)果與分析
本實(shí)驗(yàn)中設(shè)計(jì)了四通道PWM以完成對(duì)4個(gè)直流電機(jī)控制。利用Quartus II自帶的仿真工具對(duì)系統(tǒng)進(jìn)行時(shí)序仿真，如圖7所示。由圖可以看出各個(gè)通道的PWM波的占空比與每個(gè)通道的霍爾傳感器輸入信號(hào)有關(guān)，各通道之間互不影響。
對(duì)系統(tǒng)綜合之后，通過觀察RTL邏輯視圖，如圖8所示，可以看出，各個(gè)通道是并行的，互不影響，符合設(shè)計(jì)要求。同時(shí)，也不難看出，系統(tǒng)結(jié)構(gòu)較為簡(jiǎn)單，具有較強(qiáng)的拓展能力，能夠方便地實(shí)現(xiàn)多通道電機(jī)的并行控制。

隨著PWM設(shè)計(jì)通道數(shù)量的增多，所需要的片內(nèi)邏輯資源也就越多，即設(shè)計(jì)PWM通道數(shù)目在一定程度上取決于FPGA片機(jī)邏輯資源的大小。

4 結(jié)束語(yǔ)
本設(shè)計(jì)充分利用了FPGA豐富的I／O引腳資源及程序并行運(yùn)行的特點(diǎn)，代替了普通的單片機(jī)實(shí)現(xiàn)了多通道電機(jī)的控制，克服了傳統(tǒng)PWM控制器通道少的不足，同時(shí)有效地減少了電路規(guī)模。本系統(tǒng)采用Quartus II自帶的仿真工具進(jìn)行仿真，驗(yàn)證了設(shè)計(jì)的可行性。雖然本設(shè)計(jì)在功能上還比較單一，在由于其具有良好拓展性，可根據(jù)實(shí)現(xiàn)設(shè)計(jì)要求，能夠方便的對(duì)系統(tǒng)進(jìn)行升級(jí)和維護(hù)。