3. 2 碼制變換模塊DATA_CONVERSION

在此碼制變換模塊DATA_CONVERSION中主要實(shí)現(xiàn)的功能是將AD采樣送來(lái)的16位的二進(jìn)制數(shù)轉(zhuǎn)換為可被LED/LCD識(shí)別的七段LED顯示碼或字符型LCD碼。在本系統(tǒng)中此模塊包含了這兩種轉(zhuǎn)換功能以適應(yīng)顯示端不同的配置。為了達(dá)到這一目的，首先要將16位二進(jìn)制碼變換為BCD碼，然后再分別進(jìn)行轉(zhuǎn)換，得到七段顯示碼及字符型碼。在此模塊中各個(gè)BLOCK部分的碼制變換的VHDL程序可通過(guò)WHEN-ELSE語(yǔ)句進(jìn)行查表來(lái)實(shí)現(xiàn)。轉(zhuǎn)換的過(guò)程如圖5所示。

3.3 顯示控制及驅(qū)動(dòng)模塊DISL_DRIVE

電壓值的顯示可由LED或LCD實(shí)現(xiàn)。在本系統(tǒng)中對(duì)于電壓值的顯示分為mV和V兩檔，所以需要在后面加上單位來(lái)明確，且本系統(tǒng)為低功耗系統(tǒng)，若用LED則功耗相對(duì)過(guò)大，所以選用了一塊8×2字符型液晶顯示模塊MDSL81809-03，實(shí)現(xiàn)了低功耗，而且可帶單位雙排顯示，字體美觀(guān)大方。 DISL_DRIVE示，整個(gè)電路十分簡(jiǎn)潔。系統(tǒng)工作過(guò)程首先由 CPLD對(duì)AD7715及LCD進(jìn)行初始化，然后當(dāng)有輸入信號(hào)V i(0～2.5V)到AIN+端后，由CPLD通過(guò)接口向AD7715的寄存器中寫(xiě)入控制字，使其對(duì)輸入的模擬信號(hào)進(jìn)行轉(zhuǎn)換，變?yōu)?6位的數(shù)字信號(hào)送到DOUT端，由CPLD經(jīng)過(guò)碼制變換等處理后，再通過(guò)與LCD的接口驅(qū)動(dòng)并發(fā)送數(shù)據(jù)，將電壓值及單模塊與LCD的接口如圖6所示。圖中LCD的RS端需輸入方波驅(qū)動(dòng)，這可由CPLD編程提供。當(dāng)AD7715采樣完成后,由DATA_CONVERSION模塊將采樣數(shù)字信號(hào)轉(zhuǎn)換為L(zhǎng)CD可識(shí)別的字符型數(shù)據(jù)后，送至DISL_DRIVE模塊，再由其驅(qū)動(dòng)LCD，將字符型數(shù)據(jù)送到LCD的D0~D7端，實(shí)現(xiàn)顯示。

4系統(tǒng)設(shè)計(jì)和邏輯仿真

CPLD的三個(gè)功能模塊用VHDL語(yǔ)言描述，進(jìn)行綜合仿真后連接起來(lái)的系統(tǒng)電路原理圖如圖7所位顯示在LCD上。

本系統(tǒng)采用的CPLD芯片為ALTERA公司的EPF10K10LC84-4芯片，邏輯門(mén)數(shù)為10000門(mén)，用MAX+PLUSⅡ10.0軟件工具開(kāi)發(fā)。設(shè)計(jì)輸入完成后，進(jìn)行整體的編譯和邏輯仿真，然后進(jìn)行轉(zhuǎn)換、延時(shí)仿真生成配置文件，最后下載至CPLD器件，完成結(jié)構(gòu)功能配置，實(shí)現(xiàn)其硬件功能。

5 總結(jié)

本系統(tǒng)是用CPLD實(shí)現(xiàn)的智能數(shù)字電壓表。隨著EDA技術(shù)的廣泛應(yīng)用，CPLD已成為現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)的主要手段，CPLD目前正朝著更高速、更高集成度、更強(qiáng)功能和更靈活的方向發(fā)展。