1 引言

CPLD ( Complex Programmable Logic Device ) 是新型的可編程邏輯器件，與傳統(tǒng)ASIC相比，具有設計開發(fā)周期短、設計制造成本低、開發(fā)工具先進等優(yōu)點，特別適合于產品的樣品開發(fā)和小批量生產。傳統(tǒng)的數(shù)字電壓表多以單片機為控制核心，芯片集成度不高，系統(tǒng)連線復雜，難以小型化，尤其在產品需求發(fā)生變化時，不得不重新布版、調試，增加了投資風險和成本。而采用CPLD進行產品開發(fā)，可以靈活地進行模塊配置，大大縮短了開發(fā)周期，也有利于數(shù)字電壓表向小型化、集成化的方向發(fā)展。

2系統(tǒng)原理及組成

系統(tǒng)組成原理框圖如圖1所示。系統(tǒng)的控制核心是一片CPLD芯片，它由三個功能模塊構成： A/D轉換時序控制模塊、碼制變換模塊以及顯示控制/驅動模塊。三個模塊的功能分別為發(fā)出控制信號啟動A/D轉換及讀取采樣值、對AD采樣值進行碼制轉換、發(fā)出控制信號驅動LED/LCD顯示相應數(shù)據(jù)。

系統(tǒng)工作原理：測量信號經(jīng)過信號預處理，變換為0～2.5V范圍內的有效信號后送入A/D轉換電路中，然后A/D轉換時序控制模塊發(fā)出控制信號，啟動A/D轉換器進行轉換，A/D采樣得到的數(shù)字信號在碼制變換模塊中轉換為相應的顯示代碼，最后經(jīng)顯示控制/驅動模塊發(fā)出控制與驅動信號，推動外部的顯示模塊(LED/LCD)顯示相應的數(shù)據(jù)。

3CPLD功能模塊設計

智能數(shù)字電壓表的控制核心CPLD的三個功能模塊皆用VHDL語言編程實現(xiàn)，下面主要介紹CPLD的三個功能模塊的設計。

3.1 A/D轉換時序仿真模塊AD_CONTROL

ANALOG DEVICES公司生產的AD7715是一片16位的∑-Δ ADC集成電路。它的主要特性有：3V/5V工作電壓，單/雙極性輸入;可編程改變增益為1，2，32，128倍;在單極性輸入狀態(tài)下模擬電壓輸入范圍允許為0～20mV, 0～80mV, 0～1.25V, 0～2.5V不等(有利于提高精度);三線串行接口;支持差分輸入;低功耗(450 mF [email=Max@3V]Max@3V[/email])。在本系統(tǒng)中AD7715的作用是將0~2.5V的輸入模擬信號轉換為16位的高精度的數(shù)字信號供CPLD處理。AD_CONTROL模塊用于控制AD7715的啟動、讀、寫等操作。設計的AD_CONTROL模塊如圖2所示，其VHDL語言的ENTITY定義部分如下：

如圖所示，二者的接口信號線直接連接并由AD_CONTROL模塊模擬產生AD7715芯片的各個接口信號，完成ADC的啟動、讀、寫操作。AD7715的工作模式由內部寄存器(Communications Register，Setup Register，Test Register，Data Register)中的控制字決定。內部寄存器的數(shù)據(jù)寫入和讀出都由CS，DRDY，SCLK信號控制。當 AD7715被訪問時，SCLK腳應出現(xiàn)一次帶上升沿的高電平，其時鐘頻率應為9.2kHz。這是關鍵信號，其他信號均以此信號作為時基。因此，CPLD中的AD_CONTROL模塊的功能之一就是提供SCLK 以及其他信號的嚴格時序。圖3、圖4分別為AD_CONTROL模塊讀、寫AD7715時序圖。