xilinx fpga 文章進(jìn)入xilinx fpga技術(shù)社區(qū)

一個(gè)合格FPGA 工程師的基本要求

一個(gè)合格FPGA 工程師的基本要求-一個(gè)合格的FPGA工程師需要掌握哪些知識(shí)？這里根據(jù)自己的一些心得總結(jié)一下，其他朋友可以補(bǔ)充啊。
關(guān)鍵字： FPGA Verilog

ARM、DSP、FPGA的區(qū)別是什么？

ARM、DSP、FPGA的區(qū)別是什么？-ARM（Advanced RISC Machines）是微處理器行業(yè)的一家知名企業(yè)，設(shè)計(jì)了大量高性能、廉價(jià)、耗能低的RISC處理器、相關(guān)技術(shù)及軟件。
關(guān)鍵字： ARM DSP FPGA

FPGA學(xué)習(xí)流程總結(jié)

FPGA學(xué)習(xí)流程總結(jié)-熟悉數(shù)字電路，門電路，組合邏輯電路、時(shí)序邏輯電路
關(guān)鍵字： FPGA 門電路組合邏輯電路

FPGA/CPLD設(shè)計(jì)小技巧

FPGA/CPLD設(shè)計(jì)小技巧-這是一個(gè)在設(shè)計(jì)中常犯的錯(cuò)誤列表這些錯(cuò)誤常使得你的設(shè)計(jì)不可靠或速度較慢為了提高你的設(shè)計(jì)性能和提高速度的可靠性你必須確定你的設(shè)計(jì)通過(guò)所有的這些檢查。
關(guān)鍵字： FPGA CPLD

FPGA的結(jié)構(gòu)特點(diǎn)與開(kāi)發(fā)

FPGA的結(jié)構(gòu)特點(diǎn)與開(kāi)發(fā)-我這個(gè)題目想說(shuō)明的是，F(xiàn)PGA的內(nèi)部的有其相應(yīng)的Fabric，如何在開(kāi)發(fā)過(guò)程中最好最大限度的使用它。
關(guān)鍵字： FPGA SRL16 STARTUP

FPGA開(kāi)發(fā)要注意的十大要點(diǎn)

FPGA開(kāi)發(fā)要注意的十大要點(diǎn)-FPGA器件選型的7個(gè)原則：器件供貨渠道和開(kāi)發(fā)工具的支持、器件的硬件資源、器件的電氣接口標(biāo)準(zhǔn)、器件的速度等級(jí)、器件的穩(wěn)定等級(jí)、器件的封裝和器件的價(jià)格。
關(guān)鍵字： FPGA

6系列FPGA中使用塊RAM的心得(4)

6系列FPGA中使用塊RAM的心得(4)-然后調(diào)用sinplify，對(duì)其進(jìn)行綜合，結(jié)果很不順利。首先是synplify報(bào)不支持器件，才發(fā)現(xiàn)synplify 9.6.2是2008年的產(chǎn)品，比Spartan6器件還要老。更新到Synplify Pro D-2010.03之后，器件是支持了，但是一綜合就報(bào)錯(cuò)停止了，卻不提示有什么錯(cuò)誤。
關(guān)鍵字： FPGA RAM

6系列FPGA中使用塊RAM的心得(3)

6系列FPGA中使用塊RAM的心得(3)-接下來(lái)就是調(diào)用IPcore，來(lái)產(chǎn)生ROM的IP了。流程就不多講了，不清楚的同學(xué)可以看書(shū)，也可以簡(jiǎn)單瀏覽一下。在建立IPcore的時(shí)候，選擇為Block Memory Generator，就進(jìn)入了塊RAM的調(diào)用。
關(guān)鍵字： FPGA

ASIC設(shè)計(jì)轉(zhuǎn)FPGA時(shí)需要注意的幾點(diǎn)

ASIC設(shè)計(jì)轉(zhuǎn)FPGA時(shí)需要注意的幾點(diǎn)-FPGA原型驗(yàn)證和其他驗(yàn)證方法是不同的,任何一種其他驗(yàn)證方法都是ASIC驗(yàn)證中的一個(gè)環(huán)節(jié),而FPGA驗(yàn)證卻是一個(gè)過(guò)程。
關(guān)鍵字： FPGA

FPGA開(kāi)發(fā)基礎(chǔ)知識(shí)問(wèn)答

FPGA開(kāi)發(fā)基礎(chǔ)知識(shí)問(wèn)答-首先要將安裝的ModelSim目錄下的ModelSim.ini屬性設(shè)置為存檔類型（去掉只讀）
關(guān)鍵字： FPGA

FPGA開(kāi)發(fā)要掌握的六大基礎(chǔ)知識(shí)（3）

FPGA開(kāi)發(fā)要掌握的六大基礎(chǔ)知識(shí)（3）-Xilinx FPGA開(kāi)發(fā)軟件為ISE.現(xiàn)在其版本更新比較快，大家現(xiàn)在常用的版本都在ISE12.1了。
關(guān)鍵字： FPGA 賽靈思 Xilinx

影響FPGA設(shè)計(jì)周期生產(chǎn)力的最大因素是什么？

影響FPGA設(shè)計(jì)周期生產(chǎn)力的最大因素是什么？-提高FPGA設(shè)計(jì)生產(chǎn)力的工具、技巧和方法，9影響FPGA設(shè)計(jì)周期生產(chǎn)力的最大因素是什么？
關(guān)鍵字： FPGA 時(shí)序

FPGA學(xué)習(xí)的四大誤區(qū)

FPGA學(xué)習(xí)的四大誤區(qū)-FPGA為什么是可以編程的？恐怕很多菜鳥(niǎo)不知道，他們也不想知道。因?yàn)樗麄冇X(jué)得這是無(wú)關(guān)緊要的。他們潛意識(shí)的認(rèn)為可編程嘛，肯定就是像寫(xiě)軟件一樣啦。軟件編程的思想根深蒂固，看到Verilog或者VHDL就像看到C語(yǔ)言或者其它軟件編程語(yǔ)言一樣。
關(guān)鍵字： FPGA 可編程邏輯

system generator入門筆記

system generator入門筆記-System Generator是Xilinx公司進(jìn)行數(shù)字信號(hào)處理開(kāi)發(fā)的一種設(shè)計(jì)工具，它通過(guò)將Xilinx開(kāi)發(fā)的一些模塊嵌入到Simulink的庫(kù)中，可以在Simulink中進(jìn)行定點(diǎn)仿真，可是設(shè)置定點(diǎn)信號(hào)的類型，這樣就可以比較定點(diǎn)仿真與浮點(diǎn)仿真的區(qū)別。并且可以生成HDL文件，或者網(wǎng)表，可以再ISE中進(jìn)行調(diào)用。
關(guān)鍵字： Xilinx 賽靈思 Simulink

在FPGA開(kāi)發(fā)中盡量避免全局復(fù)位的使用？（2）

在FPGA開(kāi)發(fā)中盡量避免全局復(fù)位的使用？（2）-在Xilinx 的FPGA器件中，全局的復(fù)位/置位信號(hào)（Global Set/Reset (GSR)）（可以通過(guò)全局復(fù)位管腳引入）是幾乎絕對(duì)可靠的，因?yàn)樗切酒瑑?nèi)部的信號(hào)。
關(guān)鍵字： FPGA

共6776條 53/452 |‹ « 51 52 53 54 55 56 57 58 59 60 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計(jì)要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細(xì) ]