xilinx fpga 文章進入xilinx fpga技術(shù)社區(qū)

FPGA主要功能模塊介紹(1)

FPGA主要功能模塊介紹(1)-可編程輸入/ 輸出單元簡稱I/O 單元，是芯片與外界電路的接口部分，完成不同電氣特性下對輸入/ 輸出信號的驅(qū)動與匹配要求，其示意結(jié)構(gòu)如圖2-4 所示。FPGA 內(nèi)的I/O 按組分類，每組都能夠獨立地支持不同的I/O標準。
關(guān)鍵字： FPGA CLB 賽靈思

Verilog HDL簡明教程(part1)

Verilog HDL簡明教程(part1)-Verilog HDL是一種硬件描述語言，用于從算法級、門級到開關(guān)級的多種抽象設(shè)計層次的數(shù)字系統(tǒng)建模。被建模的數(shù)字系統(tǒng)對象的復(fù)雜性可以介于簡單的門和完整的電子數(shù)字系統(tǒng)之間。數(shù)字系統(tǒng)能夠按層次描述，并可在相同描述中顯式地進行時序建模。
關(guān)鍵字： VerilogHDL FPGA

FPGA基本知識與發(fā)展趨勢（part2）

FPGA基本知識與發(fā)展趨勢（part2）-由于基于LUT 的FPGA 具有很高的集成度，其器件密度從數(shù)萬門到數(shù)千萬門不等，可以完成極其復(fù)雜的時序與邏輯組合邏輯電路功能，所以適用于高速、高密度的高端數(shù)字邏輯電路設(shè)計領(lǐng)域。
關(guān)鍵字： FPGA 賽靈思 EPROM

FPGA實戰(zhàn)開發(fā)技巧（10）

FPGA實戰(zhàn)開發(fā)技巧（10）-串行Flash的特點是占用管腳比較少，作為系統(tǒng)的數(shù)據(jù)存貯非常合適，一般都是采用串行外設(shè)接口(SPI 總線接口)。Flash 存貯器與EEPROM根本不同的特征就是EEPROM可以按字節(jié)進行數(shù)據(jù)的改寫，而Flash只能先擦除一個區(qū)間，然后改寫其內(nèi)容。
關(guān)鍵字： FPGA 賽靈思 EEPROM

FPGA實戰(zhàn)開發(fā)技巧（9）

FPGA實戰(zhàn)開發(fā)技巧（9）-FPGA配置方式靈活多樣，根據(jù)芯片是否能夠自己主動加載配置數(shù)據(jù)分為主模式、從模式以及JTAG模式。典型的主模式都是加載片外非易失( 斷電不丟數(shù)據(jù)) 性存儲器中的配置比特流，配置所需的時鐘信號( 稱為CCLK) 由FPGA內(nèi)部產(chǎn)生，且FPGA控制整個配置過程
關(guān)鍵字： FPGA 賽靈思 JTAG

FPGA實戰(zhàn)開發(fā)技巧（8）

FPGA實戰(zhàn)開發(fā)技巧（8）-FPGA 設(shè)計的時序性能是由物理器件、用戶代碼設(shè)計以及EDA 軟件共同決定的，忽略了任何一方面的因素，都會對時序性能有很大的影響。本節(jié)主要給出大規(guī)模設(shè)計中，賽靈思物理器件和EDA 軟件的最優(yōu)使用方案。
關(guān)鍵字： FPGA 賽靈思 EDA

什么是FPGA，ASIC，如何設(shè)計一個適用于它們的供電系統(tǒng)

什么是FPGA，ASIC，如何設(shè)計一個適用于它們的供電系統(tǒng)-目前，在集成電路界ASIC被認為是一種為專門目的而設(shè)計的集成電路。是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)計、制造的集成電路。ASIC的特點是面向特定用戶的需求，ASIC在批量生產(chǎn)時與通用集成電路相比具有體積更小、功耗更低、可靠性提高、性能提高、保密性增強、成本降低等優(yōu)點
關(guān)鍵字： fpga asic 電源

PCB電路板設(shè)計必看常識！單層FPC/雙面FPC/多層FPC有何區(qū)別，自學(xué)材料

PCB電路板設(shè)計必看常識！單層FPC/雙面FPC/多層FPC有何區(qū)別，自學(xué)材料-雖然電路板廠的工程師不參與設(shè)計電路板，而是由客戶出原始設(shè)計資料再制成公司內(nèi)部的PCB電路板制作資料，但通過多年的實踐經(jīng)驗，工程師們對PCB電路板的設(shè)計早已有所積累，總結(jié)如下僅供參考：
關(guān)鍵字： fpga fpc pda

FPGA技術(shù)協(xié)助嵌入式系統(tǒng)競逐于機器學(xué)習之路

FPGA技術(shù)協(xié)助嵌入式系統(tǒng)競逐于機器學(xué)習之路-機器學(xué)習技術(shù)是人工智能的一個重要科學(xué)發(fā)展，透過在經(jīng)驗學(xué)習中改善具體算法的效能，而且用來訓(xùn)練的數(shù)據(jù)越多，所學(xué)習出來的結(jié)果越好，為了處理分析大量圖像或是語音等辨識的機器學(xué)習算法數(shù)據(jù)，需要采用GPU芯片所打造的高速平行運算處理的類神經(jīng)網(wǎng)絡(luò)超級計算機，利用諸如Tensorflow、Caffe等深度學(xué)習框架(Framework)等工具，來發(fā)展有效的算法。
關(guān)鍵字： FPGA 嵌入式人工智能

合理使用JTAG和IMPACT幫助你調(diào)試FPGA不能啟動的問題

合理使用JTAG和IMPACT幫助你調(diào)試FPGA不能啟動的問題-本來想著把GTX后面兩篇博文找時間寫了，但是最近實在是忙，一直在搭圖像處理的AXI框架和整FPGA-DSP雙平臺的板子，下面先和大家分享一下調(diào)試心得。
關(guān)鍵字： JTAG MPACT FPGA

關(guān)于高阻態(tài)和OOC（out of context）綜合方式

關(guān)于高阻態(tài)和OOC（out of context）綜合方式-Xilinx Vivado工具支持僅將系統(tǒng)設(shè)計的一部分進行綜合，即OOC（out of context）綜合方式。OOC綜合方式的流程就是將設(shè)計的某個模塊單獨完成綜合操作，這會帶來如下可能性
關(guān)鍵字：高阻態(tài) OOC Xilinx

手把手教你FPGA與RT以及Host端通信

手把手教你FPGA與RT以及Host端通信-在ECM中，會涉及到FPGA、RT以及主機，那么三者之間是如何進行數(shù)據(jù)流的傳輸呢？本文將以cRIO-9068為例,帶大家了解整個編程以及實現(xiàn)過程。
關(guān)鍵字： FPGA Host Real-Time

基于FPGA硬件加速的BittWare StreamSleuth對抗100Gbps

基于FPGA硬件加速的BittWare StreamSleuth對抗100Gbps-在過去的三十年中，以太網(wǎng)已經(jīng)發(fā)展成為所有行業(yè)的統(tǒng)一通信基礎(chǔ)架構(gòu)。每天都有超過三百萬的以太網(wǎng)端口在部署，覆蓋從FE到100GbE的所有速度。
關(guān)鍵字： FPGA 以太網(wǎng)

AWS獨家詳述FPGA基本原理和市場發(fā)展

AWS獨家詳述FPGA基本原理和市場發(fā)展-在2016年底一年快要結(jié)束的時候，AWS（亞馬遜網(wǎng)絡(luò)服務(wù)）宣布通過借助云傳輸模型可以采用Xilinx高端FPGA器件了，首次以開發(fā)者的角度而不是擴展高層次工具來幫助潛在的用戶學(xué)習和體驗FPGA的加速效果。
關(guān)鍵字： AWS FPGA

高云半導(dǎo)體推出GW2A系列FPGA芯片的DDR類儲存器接口解決方案

　　山東濟南，2017年10月10日訊，山東高云半導(dǎo)體科技有限公司(以下簡稱“山東高云半導(dǎo)體”)今天宣布推出基于中密度晨熙?家族的GW2A系列FPGA芯片的DDR類儲存器接口IP核初級版(Gowin Memory Interface IP)，包括相關(guān)IP軟核、參考設(shè)計及開發(fā)板等完整解決方案?！　「咴艱DR類儲存器接口IP核初級版目前是一個通用的DDR2存儲器接口IP，兼容JESD79-2標準。該IP包含通用的DDR2內(nèi)存控制器(Memory Controller，M
關(guān)鍵字：高云 FPGA

共6776條 57/452 |‹ « 55 56 57 58 59 60 61 62 63 64 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實際應(yīng)用要求進行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時間 [ 查看詳細 ]