xilinx fpga 文章進(jìn)入xilinx fpga技術(shù)社區(qū)

基于FPGA的設(shè)計(jì)解決物聯(lián)網(wǎng)實(shí)現(xiàn)的核心挑戰(zhàn)

當(dāng)前，物聯(lián)網(wǎng)(IoT)已成為一個(gè)廣受歡迎的名詞，幾乎每一個(gè)電子設(shè)備相互連接到互聯(lián)網(wǎng)上加以使用，都被大家稱為物聯(lián)網(wǎng)。它包含了一個(gè)從智能家電、汽車到可
關(guān)鍵字： FPGA

FPGA和CPLD內(nèi)部自復(fù)位電路設(shè)計(jì)方案

本文描述了復(fù)位的定義，分類及不同復(fù)位設(shè)計(jì)的影響，并討論了針對(duì)FPGA和CPLD的內(nèi)部自復(fù)位方案。1、定義復(fù)位信號(hào)是一個(gè)脈沖信號(hào)，它會(huì)使設(shè)計(jì)的電路進(jìn)入設(shè)
關(guān)鍵字： FPGA

CRC循環(huán)冗余校驗(yàn)的原理與算法及FPGA實(shí)現(xiàn)

CRC基本原理在串行數(shù)據(jù)流的最有效的檢錯(cuò)方案是CRC(Cyclic Redundancy check)循環(huán)冗余檢驗(yàn)，CRC循環(huán)冗余校驗(yàn)最根本的原理就是將原始數(shù)據(jù)除以某個(gè)固定的
關(guān)鍵字： CRC 循環(huán)冗余 FPGA

十年FPGA開(kāi)發(fā)經(jīng)驗(yàn)工程師談設(shè)計(jì)技巧

從大學(xué)時(shí)代第一次接觸FPGA至今已有10多年的時(shí)間，至今記得當(dāng)初第一次在EDA實(shí)驗(yàn)平臺(tái)上完成數(shù)字秒表、搶答器、密碼鎖等實(shí)驗(yàn)時(shí)那個(gè)興奮勁。當(dāng)時(shí)由于沒(méi)有接
關(guān)鍵字：控制 FPGA

如何基于EMIF接口的DSP控制系統(tǒng)設(shè)計(jì)？

摘要：提出一種DSP 通過(guò)EMIF 接口控制復(fù)雜系統(tǒng)的方案。通過(guò)將DSP 芯片連接多片F(xiàn)PGA，并利用FPGA 與各種外部芯片連接，使得DSP 通過(guò)EMIF 接口就能控制
關(guān)鍵字： EMIF接口 FPGA DSP

適用于 FPGA、GPU 和 ASIC 系統(tǒng)的電源管理

在 FPGA、GPU 或 ASIC 控制的系統(tǒng)板上，僅有為數(shù)不多的幾種電源管理相關(guān)的設(shè)計(jì)挑戰(zhàn)，但是由于需要反復(fù)調(diào)試，所以這類挑戰(zhàn)可能使系統(tǒng)的推出時(shí)間嚴(yán)重滯后
關(guān)鍵字： FPGA GPU ASIC 電源管理

FPGA開(kāi)發(fā)之IP核：軟核、硬核以及固核概念

IP(Intelligent Property)核是具有知識(shí)產(chǎn)權(quán)核的集成電路芯核總稱，是經(jīng)過(guò)反復(fù)驗(yàn)證過(guò)的、具有特定功能的宏模塊，與芯片制造工藝無(wú)關(guān)，可以移植到不同的
關(guān)鍵字： FPGA IP核固核概念

如何基于蜜罐技術(shù)的FPGA實(shí)現(xiàn)技術(shù)？

1. 項(xiàng)目背景蜜罐技術(shù)由來(lái)已久，蜜罐(Honeypot)是一種在互聯(lián)網(wǎng)上運(yùn)行的計(jì)算機(jī)系統(tǒng)。它是專門為吸引并誘騙那些試圖非法闖入他人計(jì)算機(jī)系統(tǒng)的人(如電腦黑
關(guān)鍵字：蜜罐技術(shù) FPGA 實(shí)現(xiàn)技術(shù)

如何基于FPGA的短波通信接收機(jī)？

短波通信又稱高頻通信，是利用HF波段(3-30MHz)電磁波進(jìn)行的無(wú)線電通信。短波通信主要靠天波傳播，可經(jīng)電離層一次或數(shù)次反射，最遠(yuǎn)可傳至上萬(wàn)里，如按氣
關(guān)鍵字： FPGA 短波通信接收機(jī)

十年FPGA開(kāi)發(fā)經(jīng)驗(yàn)工程師教你的絕密設(shè)計(jì)技巧

從大學(xué)時(shí)代第一次接觸FPGA至今已有10多年的時(shí)間，至今記得當(dāng)初第一次在EDA實(shí)驗(yàn)平臺(tái)上完成數(shù)字秒表、搶答器、密碼鎖等實(shí)驗(yàn)時(shí)那個(gè)興奮勁。當(dāng)時(shí)由于沒(méi)有接
關(guān)鍵字： CPLD 電子工程師 FPGA

如何為基于FPGA的嵌入式系統(tǒng)進(jìn)行安全升級(jí)？

如何防止器件ldquo;磚頭化rdquo;，只發(fā)出警告就夠了嗎?ldquo;系統(tǒng)正在更新，請(qǐng)勿關(guān)閉電源。rdquo;我們都看到過(guò)這個(gè)警告，它通常在電子器件要在閃存
關(guān)鍵字：嵌入式 FPGA

引起的較高時(shí)鐘頻率仿真失敗原因

通常如果你的設(shè)計(jì)在較低時(shí)鐘頻率時(shí)通過(guò)了仿真，但是在較高時(shí)鐘頻率時(shí)卻失敗了，你的第一個(gè)問(wèn)題應(yīng)該是你的設(shè)計(jì)在某個(gè)較高時(shí)鐘頻率時(shí)是否達(dá)到了時(shí)序約束
關(guān)鍵字： FPGA 時(shí)鐘頻率賽靈思

如何設(shè)計(jì)基于FPGA的虛擬現(xiàn)實(shí)定位系統(tǒng)？

虛擬現(xiàn)實(shí)技術(shù)是目前計(jì)算機(jī)信息科學(xué)中的前沿學(xué)科，文中設(shè)計(jì)了一種以FPGA 為核心的數(shù)據(jù)采集處理系統(tǒng).利用HMC5883L和ADXL345對(duì)虛擬場(chǎng)景中物體的方位和朝
關(guān)鍵字： FPGA 虛擬現(xiàn)實(shí) 定位系統(tǒng)

經(jīng)驗(yàn)總結(jié)：電路設(shè)計(jì)的8個(gè)誤區(qū)

關(guān)于電路設(shè)計(jì)8個(gè)誤區(qū)的經(jīng)驗(yàn)總結(jié)
關(guān)鍵字： PCB FPGA CPU

怎么采用FPGA原型系統(tǒng)加速物聯(lián)網(wǎng)設(shè)計(jì)？

當(dāng)我們談?wù)撐锫?lián)網(wǎng) (IoT) 的時(shí)候，不夸張地說(shuō)，它可以將我們所使用的智能設(shè)備互相連接，彼此分享大量的數(shù)據(jù)，從而使我們的生活更高效。這不僅僅是消費(fèi)者
關(guān)鍵字： FPGA 物聯(lián)網(wǎng)

共6776條 35/452 |‹ « 33 34 35 36 37 38 39 40 41 42 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計(jì)要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細(xì) ]