verilog hdl 文章進入verilog hdl技術社區(qū)

Verilog HDL基礎教程之：實例4 PS/2接口控制

實例的內(nèi)容及目標1.實例的主要內(nèi)容本實例通過Verilog編程實現(xiàn)在紅色颶風II代Xilinx開發(fā)板上面實現(xiàn)對鍵盤、LCD、RS-232等接口或者器件進行控制，將有鍵盤輸入的數(shù)據(jù)在LCD上面顯示出來，或者通過RS-232在PC機上的超級
關鍵字： Verilog HDL PS 基礎教程

Verilog HDL基礎教程之：組合邏輯電路的實現(xiàn)

數(shù)字邏輯電路分為兩種，分別是組合邏輯與時序邏輯。(1)組合邏輯：輸出只是當前輸入邏輯電平的函數(shù)(有延時)，與電路的原始狀態(tài)無關的邏輯電路。也就是說，當輸入信號中的任何一個發(fā)生變化時，輸出都有可能會根據(jù)其變化
關鍵字： Verilog HDL 基礎教程組合邏輯電路

Verilog HDL與C語言的區(qū)別與聯(lián)系詳解

數(shù)字電路設計工程師一般都學習過編程語言、數(shù)字邏輯基礎、各種EDA軟件工具的使用。就編程語言而言，國內(nèi)外大多數(shù)學校都以C語言為標準，只有少部分學校使用Pascal 和Fortran。算法的描述和驗證常用C語言來做。例如要
關鍵字： Verilog HDL C語言詳解

Verilog HDL獨家程序設計經(jīng)驗分享

對于Verilog HDL的初學者，經(jīng)常會對語法中的幾個容易混淆的地方產(chǎn)生困惑。下面列出幾個常見問題和解決它們的小竅門。1.“=”和“=”的區(qū)分方法前面的內(nèi)容已經(jīng)從原理上解釋了阻塞(=)和非阻塞(=
關鍵字： Verilog HDL 家程序設計

Verilog HDL基礎教程之：程序基本結構

Verilog HDL是一種用于數(shù)字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言，也是一種結構描述的語言。也就是說，既可以用電路的功能描述，也可以
關鍵字： Verilog HDL 基礎教程程序

ISE入門三部曲

本著方便后來人，不用那么苦逼的去看英文資料，可以更快的入門，同時也為了這接近一年的時間天天寫Verilog作結，馬上就要去上一年課了，不用再寫代碼，也不用再熬夜咯。為了方便闡述，以一個簡單的8路選擇器作為例子。
關鍵字： ISE 8路選擇器 Verilog 工程建立入門常見錯誤

FPGA設計經(jīng)驗談

從大學時代第一次接觸FPGA至今已有10多年的時間。至今記得當初第一次在EDA實驗平臺上完成數(shù)字秒表，搶答器，密碼鎖等實驗時，那個興奮勁。當時由于沒有接觸到HDL硬件描述語言，設計都是在MAX+plus II原理圖環(huán)境下用74系列邏輯器件搭建起來的。
關鍵字： FPGA EDA VHDL Verilog 時鐘 IP核

玩轉FPGA必備基礎

通過論壇里如火如荼的FPGA DIY活動就能看出來FPGA必然是現(xiàn)今的技術熱點之一。無論學生還是工程師都希望跨進FPGA的大門。網(wǎng)絡上各種開發(fā)板、培訓班更是多如牛毛，仿佛在告訴你不懂FPGA你就OUT啦。那么我們要玩轉FPGA必須具備哪些基礎知識呢?下面我們慢慢道來。
關鍵字： FPGA HDL Altera Xilinx DIY

U盤SoC的設計與實現(xiàn)

設計和實現(xiàn)了U盤SoC。本系統(tǒng)包括USB CORE和已驗證過的CPU核、Nandflash、UDC_Control等模塊，模塊間通過總線進行通信。其中USB CORE為本文設計的重點，用Verilog HDL語言實現(xiàn)，同時并為此設計搭建了功能完備的Modelsim仿真環(huán)境，進行了仿真驗證。
關鍵字： U盤片上系統(tǒng) USB Verilog HDL

電路設計模塊化與設計重利用

摘要：本文主要介紹了在Cadence Board Design System上實現(xiàn)電路設計模塊化與設計重利用的設計方法。
關鍵詞：Cadence Concept—HDL；原理圖；子電路；模塊化；層次化

隨著電路設計復雜程度的增加，設計
關鍵字： Cadence Concept&mdash HDL 原理圖子電路模塊化層次化

基于SATAII協(xié)議的CRC32并行算法的研究

在介紹CRC校驗原理和傳統(tǒng)CRC32串行比特算法的基礎上，由串行比特型算法推導出一種CRC32并行算法、并結合SATAⅡ協(xié)議的要求，完成了SATAⅡ主控制器設計中CRC生成與校驗模塊的設計。最后通過在ISE平臺上編寫Verilog硬件描述語言，對SATA協(xié)議中幀結構數(shù)據(jù)進行仿真，驗證該CRC32并行算法能夠滿足SATA接口實時處理的要求。
關鍵字： CRC32 并行算法 SATA Verilog

8位無符號數(shù)乘法運算HDL設計實例

原理分析加減乘除是運算的基礎，也是我們在小學課堂里的重點必修課。乘除運算雖然對于我們今天來說還是小菜一碟，讓計算機做起來也是九牛一毛不足掛齒，但是要真探究一下計算機是如何完乘除運算的，可還真有
關鍵字： HDL 8位符號乘法運算

Verilog HDL語言在FPGA/CPLD開發(fā)中的應用

1 引言近30年來，由于微電子學和計算機科學的迅速發(fā)展，給EDA(電子設計自動化)行業(yè)帶來了巨大的變化。特別是進入20世紀90年代后，電子系統(tǒng)已經(jīng)從電路板級系統(tǒng)集成發(fā)展成為包括ASIC、FPGA和嵌入系統(tǒng)的多種模式?？梢哉f
關鍵字： Verilog FPGA CPLD HDL

Verilog按鍵消抖的理解

按鍵在按下時會產(chǎn)生抖動，釋放時也會產(chǎn)生抖動，所以在設計鍵盤掃描程序時必須考慮按鍵的消抖，我們一般只考慮按下 ...
關鍵字： Verilog 按鍵消抖延時

Verilog代碼命名六大黃金規(guī)則

Verilog代碼命名六大黃金規(guī)則,關于Verilog代碼中命名的六大黃金規(guī)則?！　?. 系統(tǒng)級信號的命名?！　∠到y(tǒng)級信號指復位信號，置位信號，時鐘信號等需要輸送到各個模塊的全局信號；系統(tǒng)信號以字符串Sys開頭?！　?. 低電平有效的信號后一律加下劃線
關鍵字：黃金規(guī)則六大命名代碼 Verilog

共205條 9/14 |‹ « 5 6 7 8 9 10 11 12 13 14 »

verilog hdl介紹

Verilog HDL是一種硬件描述語言（HDL:Hardware Discription Language），是一種以文本形式來描述數(shù)字系統(tǒng)硬件的結構和行為的語言，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。　　Verilog HDL和VHDL是目前世界上最流行的兩種硬件描述語言，都是在20世紀80年代中期開發(fā)出來的。前者由Gateway Design Aut [ 查看詳細 ]