spartan-dsp 文章進(jìn)入spartan-dsp技術(shù)社區(qū)

基于構(gòu)件技術(shù)的嵌入式系統(tǒng)復(fù)用軟件設(shè)計(jì)

　　引言　　對嵌入式軟件構(gòu)件平臺而言，其支撐平臺首先是一個(gè)嵌入式實(shí)時(shí)多任務(wù)操作系統(tǒng)，其次為整個(gè)軟件構(gòu)件的設(shè)計(jì)提供開發(fā)工具和集成環(huán)境。在支撐平臺的設(shè)計(jì)過程中，可以借鑒領(lǐng)域工程的思想，將整個(gè)嵌入式實(shí)時(shí)多任務(wù)操作系統(tǒng)設(shè)計(jì)成一個(gè)系統(tǒng)級的軟件構(gòu)件庫。這樣不但實(shí)現(xiàn)了嵌入式操作系統(tǒng)的可裁剪性，而且由于從嵌入式操作系統(tǒng)到應(yīng)用程序的設(shè)計(jì)都是基于離散化的軟件構(gòu)件，因此方便了嵌入式控制應(yīng)用軟件設(shè)計(jì)時(shí)的集成和調(diào)試。為了方便軟件構(gòu)件的管理，可以將系統(tǒng)級和應(yīng)用級的軟件構(gòu)件庫綜合成一個(gè)功能完備的軟件構(gòu)件庫。它包括從嵌入式控制系統(tǒng)的
關(guān)鍵字：嵌入式軟件構(gòu)件平臺操作系統(tǒng) DSP

Xilinx推出LogiCORE Turbo編解碼器解決方案

　　賽靈思公司（Xilinx, Inc.）推出針對LTE無線系統(tǒng)的性能優(yōu)化可編程Turbo編碼解決方案。利用Spartan® 和 Virtex®現(xiàn)場可編程門陣列（FPGA）嵌入的數(shù)字信號處理（DSP）能力, 新推出的Xilinx 3GPP LTE Turbo 編碼器和解碼器LogiCORE™ 產(chǎn)品提供了高達(dá)200 Mbps的吞吐能力，可滿足不斷演化的長期演進(jìn)（LTE）標(biāo)準(zhǔn)對現(xiàn)代無線系統(tǒng)提出的語音和日益增長的數(shù)據(jù)通信要求。　　Turbo碼最初專為3G無線系統(tǒng)的商用
關(guān)鍵字： Xilinx LTE Turbo FPGA DSP 編碼器解碼器

基于TMS320C50的通用語音信號處理系統(tǒng)

　　語言是人類相互溝通信息的重要工個(gè)。隨著現(xiàn)代科學(xué)技術(shù)的發(fā)展,特別是語音通信和各種語音產(chǎn)品的廣泛普及,語音信號的數(shù)字化處理在越來越多的領(lǐng)域中發(fā)揮著巨大的作用。目前,各種以語言信號數(shù)字處理為特點(diǎn)的商品已經(jīng)進(jìn)入市場,商品化的語音信號處理機(jī)也已問世,如KAY公司的CSL TM（Computerized Speech Lab）。　　一個(gè)完備的語音信號處理系統(tǒng)不但要具備語音信號的采集和回放功能,而且更重要的是要能完成復(fù)雜的語音信號分析和處理算法。通常這些算法運(yùn)算量大,且又要滿足實(shí)時(shí)或準(zhǔn)實(shí)時(shí)的快速高效處理要求,因
關(guān)鍵字： DSP 語音信號處理

多核設(shè)計(jì)需掌握關(guān)鍵技術(shù)

　　過去一段時(shí)間以來，收益遞減法則(Law of Diminishing Return)在傳統(tǒng)處理器架構(gòu)的進(jìn)展方面已經(jīng)明顯體現(xiàn)出來。每一代新工藝幾何尺寸和新興微架構(gòu)的進(jìn)步，在相應(yīng)性能上所能帶來的增益正在逐漸減少──顯然，借助更快速度以實(shí)現(xiàn)摩爾定律的方法不再靈驗(yàn)！功耗和微架構(gòu)改良的限制，使單一處理器的發(fā)展前景受挫，業(yè)界的關(guān)注焦點(diǎn)已轉(zhuǎn)向多處理器或多核芯片架構(gòu)的開發(fā)潛力。　　由于多核主要是用于克服單處理器系統(tǒng)局限性的，所以很多人認(rèn)為，采用多核純粹是出于性能方面的考慮。但以picoChip的經(jīng)驗(yàn)來看，多核技術(shù)
關(guān)鍵字：多核收益遞減法則 DSP 處理器

基于DSP的視頻算法系統(tǒng)的優(yōu)化策略

本文主要討論基于TI公司C64系列DSP的視頻解碼算法在系統(tǒng)優(yōu)化過程中需要考慮的若干因素。
關(guān)鍵字：優(yōu)化策略系統(tǒng) 算法 DSP 視頻基于

基于TMS320C64x DSP/BIOSⅡ的嵌入式語音采集與盲分離系統(tǒng)設(shè)計(jì)

盲信號分離是信號處理領(lǐng)域的熱點(diǎn)問題,涌現(xiàn)了許多成熟的算法,但它的硬件實(shí)現(xiàn)相對比較滯后。文章利用美國TI公司新一代的TMS320C64x數(shù)字信號處理芯片的多通道緩沖串口和增強(qiáng)型直接存儲器訪問(EnhancedDirectMemoryAccess,EDMA)的特點(diǎn),并結(jié)合DSP/BIOSⅡ?qū)崟r(shí)操作系統(tǒng),設(shè)計(jì)出了嵌入式混合語音采集與盲分離系統(tǒng)。該系統(tǒng)結(jié)構(gòu)簡單、易于集成、實(shí)時(shí)性好。
關(guān)鍵字：分離系統(tǒng) 設(shè)計(jì) 采集語音 TMS320C64x DSP/BIOS 嵌入式

一種實(shí)時(shí)信號處理系統(tǒng)的研究和實(shí)現(xiàn)

　　引言　　近年來，實(shí)時(shí)信號處理的要求越來越高，所用系統(tǒng)要求具有處理大量數(shù)據(jù)的能力，這就要求系統(tǒng)硬件要達(dá)到很高的運(yùn)算速度，并且軟件處理程序也要盡可能優(yōu)化，以保證系統(tǒng)的實(shí)時(shí)性。本文基于FPGA和ADSP-TS101S所實(shí)現(xiàn)的一種高速數(shù)據(jù)并行處理系統(tǒng)，可以進(jìn)行實(shí)時(shí)連續(xù)波和脈沖波的處理，并將連續(xù)波的頻譜和脈沖波脈沖幅度信息、脈前時(shí)刻、脈寬及載頻打包輸出。整個(gè)系統(tǒng)的輸出延時(shí)被控制在1ms之內(nèi)。　　系統(tǒng)任務(wù)及系統(tǒng)結(jié)構(gòu) 　　系統(tǒng)任務(wù) 　　系統(tǒng)頻譜分析電路組成結(jié)構(gòu)如圖1所示。前端輸入為高頻寬帶模擬信號經(jīng)過數(shù)
關(guān)鍵字： FPGA DSP 信號處理 DMAR DMA

基于ARM和DSP的嵌入式智能儀器系統(tǒng)設(shè)計(jì)

　　1　引言　　隨著智能儀器及控制系統(tǒng)對實(shí)時(shí)性信號處理的要求不斷提高和大規(guī)模集成電路技術(shù)的迅速發(fā)展。越來越迫切的要求有一種高性能的設(shè)計(jì)方案與之相適應(yīng)，將DSP技術(shù)和ARM技術(shù)結(jié)合起來應(yīng)用于嵌入式系統(tǒng)中，將會充分發(fā)揮兩者優(yōu)勢以達(dá)到智能控制系統(tǒng)中對數(shù)據(jù)的實(shí)時(shí)性、高效性的通信要求。該嵌入式系統(tǒng)要求實(shí)時(shí)響應(yīng)，具有嚴(yán)格的時(shí)序性。其工作環(huán)境可能非常惡劣，如高溫、低溫、潮濕等，所以系統(tǒng)還要求非常高的穩(wěn)定性。　　2　嵌入式系統(tǒng)的總體設(shè)計(jì) 　　2.1　核心器件的主要功能　　ARM和DSP分別選用Cirrus　
關(guān)鍵字：嵌入式智能儀器 DSP ARM

自動體外除顫器的概述

　　概述：　　手動除顫通過給予心臟受控電擊，迫使所有心肌瞬間收縮，從而有望使心臟恢復(fù)正常心律。歷來只有經(jīng)過專門培訓(xùn)的醫(yī)療專業(yè)人員才能夠使用手動除顫器掌握心律。然而，自動體外除顫器 (AED) 使用嵌入式計(jì)算機(jī)芯片對心律進(jìn)行即時(shí)而準(zhǔn)確的分析，從而使非醫(yī)療專業(yè)人員在無意外電擊風(fēng)險(xiǎn)的情況下也能提供同樣重要的服務(wù)。　　AED 器件輕盈小巧，可監(jiān)視人的心律（通過放在人身上的特殊墊子）并能夠識別心臟纖維性顫動 (VF)，也稱為“心臟驟停”，或 SCA。如果出現(xiàn) SCA， AED 將
關(guān)鍵字：醫(yī)療電子自動體外除顫器 AED DSP

基于DSP的導(dǎo)彈仿真器嵌入式組件設(shè)計(jì)

設(shè)計(jì)開發(fā)“導(dǎo)彈仿真器嵌入式組件”是成功完成某型產(chǎn)品設(shè)計(jì)定型的一項(xiàng)核心環(huán)節(jié)。
關(guān)鍵字：組件設(shè)計(jì) 嵌入式仿真器 DSP 導(dǎo)彈基于

基于DSP的開關(guān)磁阻電機(jī)驅(qū)動系統(tǒng)的設(shè)計(jì)

根據(jù)SRM工作原理，設(shè)計(jì)了基于DSP56F805的三相（6/4）SRM雙閉環(huán)驅(qū)動系統(tǒng)。分析了一種三相SRM起動方法，對速度和電流環(huán)分別采用了積分分離PI控制算法和增量式PID控制算法。
關(guān)鍵字：驅(qū)動系統(tǒng) 設(shè)計(jì) 電機(jī) 磁阻 DSP 開關(guān) 基于

基于DSP的彩色TFT-LCD數(shù)字圖像顯示技術(shù)研究

　　隨著計(jì)算機(jī)技術(shù)的飛速發(fā)展，嵌入式圖像系統(tǒng)廣泛應(yīng)用于辦公設(shè)備、制造和流程設(shè)計(jì)、醫(yī)療、監(jiān)控、衛(wèi)生設(shè)備、交通運(yùn)輸、通信、金融銀行系統(tǒng)和各種信息家電中。所謂嵌入式圖像系統(tǒng)，指以圖像應(yīng)用為中心，以計(jì)算機(jī)技術(shù)為基礎(chǔ)，軟件、硬件可裁減，對功能、可靠性、成本、體積、功耗等嚴(yán)格要求的專用計(jì)算機(jī)系統(tǒng)。嵌入式圖像系統(tǒng)對圖像顯示技術(shù)提出了各種嚴(yán)格要求，必須選擇合適的顯示器，設(shè)計(jì)出合理的顯示控制方法。　　系統(tǒng)硬件設(shè)計(jì) 　　本系統(tǒng)要構(gòu)建一個(gè)嵌入式、高速、低功耗、低成本的圖像顯示硬件平臺，要求能真彩顯示靜態(tài)或動態(tài)彩色圖像。為
關(guān)鍵字： DSP TFT-LCD 數(shù)字圖像顯示技術(shù) 嵌入式 CPLD

基于DSP和USB技術(shù)的數(shù)據(jù)采集與處理系統(tǒng)

采用DSP(數(shù)字信號處理器)作為控制器，而采用USB(通用串行總線)和上位機(jī)相連接將是數(shù)據(jù)采集處理系統(tǒng)的一種可能的發(fā)展趨勢。
關(guān)鍵字：處理理系數(shù)據(jù)采集技術(shù) DSP USB 基于

IPTV生態(tài)系統(tǒng)和基于DSP的IP機(jī)頂盒設(shè)計(jì)

　　隨著IPTV市場準(zhǔn)備起飛，競爭生態(tài)系統(tǒng)數(shù)量的增加意味著STB開發(fā)商必須保持他們的實(shí)現(xiàn)方案選項(xiàng)具備開放性。　　未來幾年，由電信業(yè)務(wù)提供商推動的IPTV市場(利用互聯(lián)網(wǎng)協(xié)議傳輸數(shù)字電視)有望形成規(guī)模。然而，目前該市場陷入了各種硬件和軟件解決方案的競爭之中，不同種類的壓縮技術(shù)非常復(fù)雜，并與家庭網(wǎng)絡(luò)應(yīng)用存在潛在的融合。這些因素使工程師在設(shè)計(jì)IP機(jī)頂盒的時(shí)候面臨決策困難，所以原始設(shè)備制造商(OEM)需要選擇處理技術(shù)，以使他們保持實(shí)現(xiàn)方案選項(xiàng)的開放性。　　作為傳輸方案的焦點(diǎn)，STB必須能夠適應(yīng)它要部署的特
關(guān)鍵字： IPTV STB DSP 機(jī)頂盒視頻編碼 VOD

用雙端口RAM實(shí)現(xiàn)與PCI總線接口的數(shù)據(jù)通訊

　　采用雙端口RAM實(shí)現(xiàn)DSP與PCI總線芯片之間的數(shù)據(jù)交換接口電路。　　提出了一種使用CPLD解決雙端口RAM地址譯碼和PCI接口芯片局部總線仲裁的的硬件設(shè)計(jì)方案，并給出了PCI總線接口芯片寄存器配置實(shí)例，介紹了軟件包WinDriver開發(fā)設(shè)備驅(qū)動程序的具體過程。　　隨著計(jì)算機(jī)技術(shù)的不斷發(fā)展，為滿足外設(shè)間以及外設(shè)與主機(jī)間的高速數(shù)據(jù)傳輸，Intel公司于1991年提出了PCI總線概念。PCI總線是一種能為主CPU及外設(shè)提供高性能數(shù)據(jù)通訊的總線，其局部總線在33MHz總線時(shí)鐘、32位數(shù)據(jù)通路時(shí)，數(shù)據(jù)
關(guān)鍵字： RAM DSP PCI總線 CPLD 數(shù)據(jù)通訊