sdram 文章進(jìn)入sdram技術(shù)社區(qū)

基于AHB接口的高性能LCD控制器IP設(shè)計(jì)

本文將說(shuō)明高性能LCD控制器IP的模塊化設(shè)計(jì)概念(如圖一)。FTLCDC200通過(guò)SDRAM控制器跟SoC內(nèi)部總線通信，控制...
關(guān)鍵字：控制器 FIFO SDRAM

便攜式發(fā)動(dòng)機(jī)測(cè)試設(shè)備的研究

摘要：針對(duì)現(xiàn)有發(fā)動(dòng)機(jī)狀態(tài)檢測(cè)設(shè)備體積、重量大，集成度低，導(dǎo)致其靈活性較差的問(wèn)題，本文提出了一種便攜式發(fā)動(dòng)機(jī)測(cè)試設(shè)備的研制方案，給出了詳細(xì)的硬件和軟件設(shè)計(jì)。該便攜式發(fā)動(dòng)機(jī)測(cè)試設(shè)備具有攜帶、使用方便、智能化、集成度高的特點(diǎn)。
關(guān)鍵字：檢測(cè)設(shè)備嵌入式 SDRAM 201306

基于FPGA的DDR2 SDRAM存儲(chǔ)器用戶接口設(shè)計(jì)

使用功能強(qiáng)大的FPGA來(lái)實(shí)現(xiàn)一種DDR2 SDRAM存儲(chǔ)器的用戶接口。該用戶接口是基于XILINX公司出產(chǎn)的DDR2 SDRAM的存儲(chǔ)控制器，由于該公司出產(chǎn)的這種存儲(chǔ)控制器具有很高的效率，使用也很廣泛，可知本設(shè)計(jì)具有很大的使用前景。本設(shè)計(jì)通過(guò)采用多路高速率數(shù)據(jù)讀寫探作仿真驗(yàn)證，可知其完全可以滿足時(shí)序要求，由綜合結(jié)果可知其使用邏輯資源很少，運(yùn)行速率很高，基本可以滿足所有設(shè)計(jì)需要。
關(guān)鍵字： SDRAM FPGA DDR2 存儲(chǔ)器

DRAM SRAM SDRAM內(nèi)存精華問(wèn)題匯總

問(wèn)題1：什么是DRAM、SRAM、SDRAM？　　答：名詞解釋如下　　DRAM--------動(dòng)態(tài)隨即存取器，需要不斷的刷新，才能保存 ...
關(guān)鍵字： DRAM SRAM SDRAM

一種基于FPGA的DDR SDRAM控制器的設(shè)計(jì)

摘要對(duì)DDR SDRAM的基本工作特性以及時(shí)序進(jìn)行了分析與研究，基于FPGA提出了一種通用的DDRSDRAM控制器設(shè)計(jì)方案。在Modelaim上通過(guò)了軟件功能仿真，并在FPGA芯片上完成了硬件驗(yàn)證。結(jié)果表明，該控制器能夠較好地完成DD
關(guān)鍵字：控制器設(shè)計(jì) SDRAM DDR FPGA 基于

車載信息的硬件電路設(shè)計(jì)

硬件電路　　主控模塊的處理器采用三星公司的S3C2410，以其為核心擴(kuò)展64MB的Nand-Flash和2MB的Nor-Flash用 ...
關(guān)鍵字：車載信息 S3C2410 SDRAM

用Xilinx FPGA實(shí)現(xiàn)DDR SDRAM控制器

1 引言在高速信號(hào)處理系統(tǒng)中, 需要緩存高速、大量的數(shù)據(jù), 存儲(chǔ)器的選擇與應(yīng)用已成為系統(tǒng)實(shí)現(xiàn)的關(guān)鍵所在。DDR SDRAM是一種高速CMOS、動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器, 它采用雙倍數(shù)據(jù)速率結(jié)構(gòu)來(lái)完成高速操作。SDR SDRAM一個(gè)時(shí)鐘周
關(guān)鍵字： Xilinx SDRAM FPGA DDR

基于FPGA 的DDR SDRAM控制器在高速數(shù)據(jù)采集系統(tǒng)中

實(shí)現(xiàn)數(shù)據(jù)的高速大容量存儲(chǔ)是數(shù)據(jù)采集系統(tǒng)中的一項(xiàng)關(guān)鍵技術(shù)。本設(shè)計(jì)采用Altera 公司Cyclone系列的FPGA 完成了對(duì)DDR SDRAM 的控制，以狀態(tài)機(jī)來(lái)描述對(duì)DDR SDRAM 的各種時(shí)序操作，設(shè)計(jì)了DDR SDRAM 的數(shù)據(jù)與命令接口。用控
關(guān)鍵字： SDRAM FPGA DDR 控制器

基于VHDL的SDRAM控制器的實(shí)現(xiàn)

在高速實(shí)時(shí)或者非實(shí)時(shí)信號(hào)處理系統(tǒng)當(dāng)中，使用大容量存儲(chǔ)器實(shí)現(xiàn)數(shù)據(jù)緩存是一個(gè)必不可少的環(huán)節(jié)，也是系統(tǒng)實(shí)現(xiàn)中的重點(diǎn)和難點(diǎn)之一。SDRAM（同步動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器）具有價(jià)格低廉、密度高、數(shù)據(jù)讀寫速度快的優(yōu)點(diǎn)，從而成
關(guān)鍵字：實(shí)現(xiàn) 控制器 SDRAM VHDL 基于

Synopsys發(fā)布DesignWare DDR4存儲(chǔ)器接口IP

全球領(lǐng)先的電子器件和系統(tǒng)設(shè)計(jì)、驗(yàn)證和制造軟件及知識(shí)產(chǎn)權(quán)(IP)供應(yīng)商新思科技公司(Synopsys, Inc.，納斯達(dá)克股票市場(chǎng)代碼：SNPS)日前宣布：其DesignWare DDR接口IP產(chǎn)品組合已經(jīng)實(shí)現(xiàn)擴(kuò)充，以使其包括了對(duì)基于新興的DDR4標(biāo)準(zhǔn)的下一代SDRAM。通過(guò)在一個(gè)單內(nèi)核中就實(shí)現(xiàn)對(duì)DDR4、DDR3以及LPDDR2/3的支持，DesignWare DDR解決方案使設(shè)計(jì)師能夠在相同的系統(tǒng)級(jí)芯片(SoC)中，實(shí)現(xiàn)與高性能或者低功耗SDRAM的連接，它已經(jīng)成為諸如用于智能手機(jī)和平板電腦的應(yīng)用處理
關(guān)鍵字： Synopsys SDRAM

DDR2 SDRAM介紹及其基于MPC8548 CPU的硬件設(shè)計(jì)

DR2(Double Data Rate 2，兩倍數(shù)據(jù)速率，版本2) SDRAM，是由JEDEC標(biāo)準(zhǔn)組織開發(fā)的基于DDR SDRAM的升級(jí)存儲(chǔ)技術(shù)。相對(duì)于DDR SDRAM，雖然其仍然保持了一個(gè)時(shí)鐘周期完成兩次數(shù)據(jù)傳輸?shù)奶匦?，但DDR2 SDRAM在數(shù)據(jù)傳輸率、
關(guān)鍵字： CPU 硬件設(shè)計(jì) MPC8548 基于 SDRAM 介紹及其 DDR2

DSP片外高速海置SDRAM存儲(chǔ)系統(tǒng)設(shè)計(jì)方案

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP 存儲(chǔ)系統(tǒng) SDRAM

多路讀寫的SDRAM接口設(shè)計(jì)

存儲(chǔ)器是容量數(shù)據(jù)處理電路的重要組成部分。隨著數(shù)據(jù)處理技術(shù)的進(jìn)一步發(fā)展，對(duì)于存儲(chǔ)器的容量和性能提出了越來(lái) ...
關(guān)鍵字：多路讀寫 SDRAM 數(shù)據(jù)處理

采用Xilinx 和FPGA的DDR2 SDRAM存儲(chǔ)器接口控制器的設(shè)計(jì)

采用Xilinx 和FPGA的DDR2 SDRAM存儲(chǔ)器接口控制器的設(shè)計(jì),本白皮書討論各種存儲(chǔ)器接口控制器設(shè)計(jì)所面臨的挑戰(zhàn)和 Xilinx 的解決方案，同時(shí)也說(shuō)明如何使用 Xilinx軟件工具和經(jīng)過(guò)硬件驗(yàn)證的參考設(shè)計(jì)來(lái)為您自己的應(yīng)用(從低成本的 DDR SDRAM 應(yīng)用到像 667 Mb/sDDR2 SDRAM 這樣的更
關(guān)鍵字：接口控制器設(shè)計(jì) 存儲(chǔ)器 SDRAM Xilinx FPGA DDR2 采用

一種矢量信號(hào)發(fā)生器設(shè)計(jì)與實(shí)現(xiàn)

摘要：充分利用DDR2 SDRAM速度快、FLASH掉電不消失、MATLAB/Simulink易產(chǎn)生矢量信號(hào)的特點(diǎn)，以FPGA為邏輯時(shí)序控制器，設(shè)計(jì)并實(shí)現(xiàn)了一種靈活、簡(jiǎn)單、低成本的矢量信號(hào)發(fā)生器。本文以產(chǎn)生3載波WCDMA為例，詳細(xì)介紹了矢量信號(hào)發(fā)生器的設(shè)計(jì)方案與實(shí)現(xiàn)過(guò)程，使用Verilog HDL描述并實(shí)現(xiàn)了DDR2 SDRAM的時(shí)序控制和FPGA的邏輯控制。
關(guān)鍵字： DDR2 SDRAM FLASH 201205

共149條 5/10 |‹ « 1 2 3 4 5 6 7 8 9 10 »

sdram介紹

　　SDRAM:Synchronous Dynamic Random Access Memory,同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器，同步是指Memory工作需要同步時(shí)鐘，內(nèi)部的命令的發(fā)送與數(shù)據(jù)的傳輸都以它為基準(zhǔn)；動(dòng)態(tài)是指存儲(chǔ)陣列需要不斷的刷新來(lái)保證數(shù)據(jù)不丟失；隨機(jī)是指數(shù)據(jù)不是線性依次存儲(chǔ)，而是由指定地址進(jìn)行數(shù)據(jù)讀寫。　　SDRAM從發(fā)展到現(xiàn)在已經(jīng)經(jīng)歷了四代，分別是：第一代SDR SDRAM，第二代DDR [ 查看詳細(xì) ]