power-pcb 文章進(jìn)入power-pcb技術(shù)社區(qū)

高頻電子電路電磁兼容設(shè)計(jì)要點(diǎn)盤(pán)點(diǎn)

　　電磁兼容的問(wèn)題常發(fā)生于高頻狀態(tài)下，個(gè)別問(wèn)題(電壓跌落與瞬時(shí)中斷等)除外。高頻思維，總而言之，就是器件的特性、電路的特性，在高頻情況下和常規(guī)中低頻狀態(tài)下是不一樣的，如果仍然按照普通的控制思維來(lái)判斷分析，則會(huì)走入設(shè)計(jì)的誤區(qū)。比如：　　電容的高頻等效特性　　電容，在中低頻或直流情況下，就是一個(gè)儲(chǔ)能組件，只表現(xiàn)為一個(gè)電容的特性，但在高頻情況下，它就不僅僅是個(gè)電容了，它有一個(gè)理想電容的特性，有漏電流(在高頻等效電路上表現(xiàn)為R)，有引線電感，還在導(dǎo)致電壓脈沖波動(dòng)情況下發(fā)熱的ESR(等效串聯(lián)
關(guān)鍵字：電磁兼容 PCB

淺談開(kāi)關(guān)電源PCB設(shè)計(jì)

　　對(duì)于開(kāi)關(guān)電源的研發(fā)，PCB設(shè)計(jì)占據(jù)很重要的地位。一個(gè)差的PCB，EMC性能差、輸出噪聲大、抗干擾能力弱，甚至連基本功能都有缺陷?！　∨c其他硬件電路PCB稍有不同，開(kāi)關(guān)電源PCB有一些自身的特點(diǎn)。本文將結(jié)合工程經(jīng)驗(yàn)，簡(jiǎn)單談一談開(kāi)關(guān)電源PCB布線的一些最基本的原則。　　1、間距　　對(duì)于高電壓產(chǎn)品必須要考慮到線間距。能滿(mǎn)足相應(yīng)安規(guī)要求的間距當(dāng)然最好，但很多時(shí)候?qū)τ诓恍枰J(rèn)證，或沒(méi)法滿(mǎn)足認(rèn)證的產(chǎn)品，間距就由經(jīng)驗(yàn)決定了。多寬的間距合適?必須考慮生產(chǎn)能否保證板面清潔、環(huán)境濕度、其他污染等情
關(guān)鍵字：開(kāi)關(guān)電源 PCB

詳解單層FPC/雙面FPC/多層FPC區(qū)別，非專(zhuān)業(yè)人士也能看懂

　　電子產(chǎn)品都要使用PCB，PCB的市場(chǎng)走向幾乎是電子行業(yè)的風(fēng)向標(biāo)。隨著手機(jī)、筆記本電腦和PDA等高端、小型化電子產(chǎn)品的發(fā)展，對(duì)柔性PCB(FPC)的需求越來(lái)越大，PCB廠商正加快開(kāi)發(fā)厚度更薄、更輕和密度更高的FPC，小編來(lái)跟大家簡(jiǎn)介FPC的種類(lèi)?！　∫?、單層FPC　　　　具有一層化學(xué)蝕刻出的導(dǎo)電圖形，在柔性絕緣基材面上的導(dǎo)電圖形層為壓延銅箔。絕緣基材可以是聚酰亞胺，聚對(duì)苯二甲酸乙二醇酯，芳酰胺纖維酯和聚氯乙烯。單層FPC又可以分成以下四個(gè)小類(lèi)：　　1.無(wú)覆蓋層單面
關(guān)鍵字： FPC PCB

一塊PCB板上如何安置RF電路和數(shù)字電路這兩尊大神？

　　單片射頻器件大大方便了一定范圍內(nèi)無(wú)線通信領(lǐng)域的應(yīng)用，采用合適的微控制器和天線并結(jié)合此收發(fā)器件即可構(gòu)成完整的無(wú)線通信鏈路。它們可以集成在一塊很小的電路板上，應(yīng)用于無(wú)線數(shù)字音頻、數(shù)字視頻數(shù)據(jù)傳輸系統(tǒng)，無(wú)線遙控和遙測(cè)系統(tǒng)，無(wú)線數(shù)據(jù)采集系統(tǒng)，無(wú)線網(wǎng)絡(luò)以及無(wú)線安全防范系統(tǒng)等眾多領(lǐng)域?！　? 數(shù)字電路與模擬電路的潛在矛盾　　如果模擬電路(射頻) 和數(shù)字電路(微控制器) 單獨(dú)工作可能各自工作良好，但是一旦將兩者放在同一塊電路板上，使用同一個(gè)電源供電一起工作，整個(gè)系統(tǒng)很可能就會(huì)不穩(wěn)定。這
關(guān)鍵字： PCB RF

2017國(guó)際線路板及電子組裝華南展覽會(huì)

　　2017國(guó)際線路板及電子組裝華南展覽會(huì)(2017 HKPCA & IPC Show)將于2017年12月6至8日再次在中國(guó)深圳會(huì)展中心舉行。今年展會(huì)以“智慧大匯，實(shí)地創(chuàng)成”為主題，體現(xiàn)展會(huì)的愿景——匯聚全球智慧，幫助業(yè)內(nèi)企業(yè)將全球的高端技術(shù)應(yīng)用于當(dāng)?shù)貙?shí)際生產(chǎn)，從而有效提升業(yè)務(wù)發(fā)展?！　≌股谭错憻崃?，展會(huì)規(guī)模創(chuàng)歷史新高　　2017年展商對(duì)展位的需求非常熱烈。截至7月份，今年展會(huì)97%的展位已銷(xiāo)售一空，而且還有眾多展商報(bào)名參展，反響十分熱烈。截至目前，本屆展
關(guān)鍵字：線路板 PCB

非隔離式開(kāi)關(guān)電源的PCB布局全攻略

　　1.引言　　一個(gè)良好的布局設(shè)計(jì)可優(yōu)化效率，減緩熱應(yīng)力并盡量小走線與元件之間噪聲作用。這切都源于設(shè)計(jì)人員對(duì)電中流傳導(dǎo)路徑以及信號(hào)的理解?！　‘?dāng)一塊原型電源板首次加時(shí)，最好的情況是它不僅能工作而且還安靜、發(fā)熱低。然這種并不多見(jiàn)?！　￠_(kāi)關(guān)電源的一個(gè)常見(jiàn)問(wèn)題是 “不穩(wěn)定 ”的開(kāi)關(guān)波形。有些時(shí)候，抖動(dòng)處于聲段磁性元件會(huì)產(chǎn)生出音頻噪聲。如果問(wèn)題在印刷電路板的布局上，要找原因可能會(huì)很困難此開(kāi)關(guān)電源設(shè)計(jì)初期的正確 P
關(guān)鍵字：開(kāi)關(guān)電源 PCB

聊一聊PCB規(guī)劃、布局和布線方面的設(shè)計(jì)技巧

　　在開(kāi)始布線之前應(yīng)該對(duì)設(shè)計(jì)進(jìn)行認(rèn)真的分析以及對(duì)工具軟件進(jìn)行認(rèn)真的設(shè)置，這會(huì)使設(shè)計(jì)更加符合要求?！　? 確定PCB的層數(shù)　　電路板尺寸和布線層數(shù)需要在設(shè)計(jì)初期確定。布線層的數(shù)量以及層疊(STack-up)方式會(huì)直接影響到印制線的布線和阻抗。板的大小有助于確定層疊方式和印制線寬度，實(shí)現(xiàn)期望的設(shè)計(jì)效果。目前多層板之間的成本差別很小，在開(kāi)始設(shè)計(jì)時(shí)最好采用較多的電路層并使敷銅均勻分布?！　? 設(shè)計(jì)規(guī)則和限制　　要順利完成布線任務(wù)，布線工具需要在正確的規(guī)則和限制條件下工作。要對(duì)所有特殊要求的信號(hào)
關(guān)鍵字： PCB

硬件工程師談高速PCB信號(hào)走線規(guī)則TOP9

　　規(guī)則一：高速信號(hào)走線屏蔽規(guī)則　　在高速的PCB設(shè)計(jì)中，時(shí)鐘等關(guān)鍵的高速信號(hào)線，走線需要進(jìn)行屏蔽處理，如果沒(méi)有屏蔽或只屏蔽了部分，都會(huì)造成EMI的泄漏。建議屏蔽線，每1000mil，打孔接地?！　D1 高速信號(hào)線　　規(guī)則二：高速信號(hào)的走線閉環(huán)規(guī)則　　由于PCB板的密度越來(lái)越高，很多PCB LAYOUT工程師在走線的過(guò)程中，很容易出現(xiàn)一種失誤，即時(shí)鐘信號(hào)等高速信號(hào)網(wǎng)絡(luò)，在多層的PCB走線的時(shí)候產(chǎn)生了閉環(huán)的結(jié)果，這樣的閉環(huán)結(jié)果將產(chǎn)生環(huán)形天線，增加EMI的輻射強(qiáng)度。　　圖2 閉環(huán)
關(guān)鍵字： PCB 硬件工程師

【E問(wèn)E答】PCB布局時(shí)如何擺放及安裝去耦電容？

　　尖峰電流的形成：　　數(shù)字電路輸出高電平時(shí)從電源拉出的電流Ioh和低電平輸出時(shí)灌入的電流Iol的大小一般是不同的，即：Iol>Ioh。以下圖的TTL與非門(mén)為例說(shuō)明尖峰電流的形成：　　　　圖1 TTL與非門(mén)　　輸出電壓如右圖(a)所示，理論上電源電流的波形如右圖(b)，而實(shí)際的電源電流保險(xiǎn)如右圖(c)。由圖(c)可以看出在輸出由低電平轉(zhuǎn)換到高電平時(shí)電源電流有一個(gè)短暫而幅度很大的尖峰。尖峰電源電流的波形隨所用器件的類(lèi)型和輸出端所接的電容負(fù)載而異?！　‘a(chǎn)生尖峰電流的
關(guān)鍵字： PCB 去耦電容

EDA技術(shù)在電路設(shè)計(jì)中的地位和作用

　　20世紀(jì)后半期，隨著集成電路和計(jì)算機(jī)技術(shù)的發(fā)展，數(shù)字系統(tǒng)也得到了飛速發(fā)展，其實(shí)現(xiàn)方法經(jīng)歷了由分立元件、SSI、MSI到LSI、VLSI以及UVLSI的過(guò)程。同時(shí)為了提高系統(tǒng)的可靠性與通用性，微處理器和專(zhuān)用集成電路(ASIC)逐漸取代了通用集成硬件LSI電路，而在這兩者之間，ASIC以其體積小、重量輕、功耗低、速度快、成本低、保密性好而脫穎而出。總的來(lái)說(shuō)，ASIC的制作可粗略地分為掩膜式方法和現(xiàn)場(chǎng)可編程方法兩大類(lèi)。目前，業(yè)界大量可編程器件(PLD)，尤其是現(xiàn)場(chǎng)可編程邏輯器件(CPLD/FPGA)被大量地
關(guān)鍵字： EDA PCB

電子產(chǎn)品的無(wú)形敵人竟然是它

　　半個(gè)世紀(jì)以來(lái)，靜電在電子行業(yè)引起的著火、爆炸等事故不勝枚舉。僅美國(guó)電子行業(yè)每年因靜電造成的損失就高達(dá)幾百億美元，因此，靜電防護(hù)在減少損失、提升品質(zhì)和消費(fèi)效率方面具有重要的意義。　　隨著集成電路行業(yè)的迅速發(fā)展，體積小、集成度高的器件越發(fā)受市場(chǎng)歡迎，這種需求也導(dǎo)致導(dǎo)線間間距越來(lái)越小，內(nèi)部氧化膜逐漸變薄，以至于制造過(guò)程中一些微小電壓就可能擊穿這些電子器件。而電子產(chǎn)品在生產(chǎn)、運(yùn)輸、儲(chǔ)存和轉(zhuǎn)運(yùn)等一系列過(guò)程中所產(chǎn)生的靜電電壓卻遠(yuǎn)遠(yuǎn)超過(guò)其耐壓值，這就可能造成器件的擊穿或失效，影響產(chǎn)品的可靠性。所以必須要重視靜電
關(guān)鍵字：靜電 PCB

EMC問(wèn)題－接地技巧及PCB工程師注意事項(xiàng)

　　EMC問(wèn)題　　在布板的時(shí)候還應(yīng)該注意EMC的抑制哦!!這很不好把握，分布電容隨時(shí)存在!!　　如何接地　　PCB設(shè)計(jì)原本就要考慮很多的因素,不同的環(huán)境需要考慮不同的因素.另外,我不是PCB工程師,經(jīng)驗(yàn)并不豐富　　地的分割與匯接　　接地是抑制電磁干擾、提高電子設(shè)備EMC性能的重要手段之一。正確的接地既能提高產(chǎn)品抑制電磁干擾的能力，又能減少產(chǎn)品對(duì)外的EMI發(fā)射?！　〗拥氐暮x　　電子設(shè)備的“地”通常有兩種含義：一種是“大地”(安全地)，另一種是“系統(tǒng)基準(zhǔn)地”(信號(hào)地)。接地就是指在系統(tǒng)與某個(gè)電位基準(zhǔn)面之間建
關(guān)鍵字： PCB EMC

教科書(shū)上絕對(duì)不會(huì)教的PCB布局秘籍

　　在電路設(shè)計(jì)過(guò)程中，應(yīng)用工程師往往會(huì)忽視印刷電路板(PCB)的布局。通常遇到的問(wèn)題是，電路的原理圖是正確的，但并不起作用，或僅以低性能運(yùn)行。在本文中，我將向您介紹如何正確地布設(shè)運(yùn)算放大器的電路板以確保其功能、性能和穩(wěn)健性?！　∽罱?，我與一名實(shí)習(xí)生在利用增益為2V/V、負(fù)荷為10k?、電源電壓為+/-15V的非反相配置OPA191運(yùn)算放大器進(jìn)行設(shè)計(jì)。圖1所示為該設(shè)計(jì)的原理圖?！　?nbsp; 　　圖1：采用非反相配置的OPA191]OPA191原理圖　　我讓實(shí)習(xí)生為該設(shè)計(jì)布設(shè)電路板，同時(shí)為他
關(guān)鍵字： PCB

Power Integrations與Casambi Technologies聯(lián)合推出調(diào)光調(diào)色智能照明參考設(shè)計(jì)

　　高效率、高可靠性LED驅(qū)動(dòng)器IC領(lǐng)域的世界領(lǐng)導(dǎo)者Power Integrations公司(納斯達(dá)克股票代號(hào)：POWI)與Casambi Technologies OY今日聯(lián)合發(fā)布一款全新的參考設(shè)計(jì)(DER-612)。這是一款適用于智能照明應(yīng)用的具備功率因數(shù)校正的恒壓(CV)、恒流(CC) 12 W隔離反激式電源。該設(shè)計(jì)中的3.3 V電源可為Casambi CBM-001 Bluetooth?無(wú)線模塊供電，該模塊可為0&nb
關(guān)鍵字： Power Integrations CBM-001

實(shí)現(xiàn)PCB高效自動(dòng)布線的設(shè)計(jì)技巧和要點(diǎn)

　　盡管現(xiàn)在的EDA工具很強(qiáng)大，但隨著PCB尺寸要求越來(lái)越小，器件密度越來(lái)越高，PCB設(shè)計(jì)的難度并不小。如何實(shí)現(xiàn)PCB高的布通率以及縮短設(shè)計(jì)時(shí)間呢?本文介紹PCB規(guī)劃、布局和布線的設(shè)計(jì)技巧和要點(diǎn)。現(xiàn)在PCB設(shè)計(jì)的時(shí)間越來(lái)越短，越來(lái)越小的電路板空間，越來(lái)越高的器件密度，極其苛刻的布局規(guī)則和大尺寸的組件使得設(shè)計(jì)師的工作更加困難。為了解決設(shè)計(jì)上的困難，加快產(chǎn)品的上市，現(xiàn)在很多廠家傾向于采用專(zhuān)用EDA工具來(lái)實(shí)現(xiàn)PCB的設(shè)計(jì)。但專(zhuān)用的EDA工具并不能產(chǎn)生理想的結(jié)果，也不能達(dá)到100%的布通率，而且很亂，通常還需花
關(guān)鍵字： PCB EDA