ocp-ip 文章進入ocp-ip技術社區(qū)

將lwIP TCP/IP堆棧整合至嵌入式應用的界面

輕量化TCP/IP（lwIP）堆棧是TCP/IP協(xié)議的精簡實作，專門設計用來縮減RAM內存的使用量，這使其非常適合用在嵌入式系統(tǒng)。它提供三種獨特的應用程序編程接口（API）:? 未封裝的低階API? 負責網絡通訊的高階 API? BSD 風格的socket套接字 API本文專注探討使用未封裝API接口的范例。運用未封裝API建置callback回調函數的應用程序會由核心事件觸發(fā)。盡管未封裝API較socket套接字API更為復雜，但由于其處理負荷（overhead）較低，因此能提供高出許多的吞吐量。接著將
關鍵字： lwIP TCP/IP 堆棧整合嵌入式應用 ADI

芯耀輝：差異化IP助力國產廠商解決路徑依賴

作為國產IC設計產業(yè)鏈中不可或缺的一環(huán)，國產IP授權廠商的不斷涌現(xiàn)能夠非常有效地提升國產IC設計產業(yè)的整體技術實力和行業(yè)競爭力。在ICCAD 2024上，5家領先的國產IP授權企業(yè)先后亮相，芯原微電子創(chuàng)始人、董事長兼總裁戴偉民，芯來科技創(chuàng)始人胡振波，銳成芯微CEO沈莉，奎芯科技聯(lián)合創(chuàng)始人唐睿以及芯耀輝副總裁何瑞靈分別帶來關于國產IP授權業(yè)務發(fā)展的介紹，為眾多國內IC設計企業(yè)提供了開發(fā)高性能IC設計的技術底座。作為一家成立不到五年的IP領軍企業(yè)，芯耀輝專注于先進半導體IP研發(fā)和服務，憑借強大的自主研發(fā)能力
關鍵字：芯耀輝 IP 路徑依賴

新思科技推出業(yè)界首款連接大規(guī)模AI加速器集群的超以太網和UALink IP解決方案

摘要：●? ?新思科技超以太網IP解決方案將提供高達1.6 Tbps的帶寬，可連接多達一百萬個端點?！? ?新思科技UALink IP解決方案將提供每通道高達200 Gbps的吞吐量，連接多達 1024 個加速器?！? ?全新超以太網和UALink IP是基于新思科技業(yè)界領先的以太網和PCIe IP研發(fā)的，這些 IP 共同實現(xiàn)了5000多例成功的客戶流片?！? ?AMD、Astera Labs、Juniper Networks
關鍵字：新思科技大規(guī)模AI加速器集群超以太網 UALink IP

芯原推出新一代高性能Vitality架構GPU IP系列

芯原股份近日宣布推出全新Vitality架構的圖形處理器（GPU）IP系列，具備高性能計算能力，廣泛適用于云游戲、AI PC、獨立顯卡和集成顯卡等應用領域。芯原新一代Vitality GPU架構顯著提升了計算性能，并支持多核擴展，以進一步提升性能。該GPU架構集成了諸多先進功能，如一個可配置的張量計算核心（Tensor Core）AI加速器和一個32MB至64MB的三級（L3）緩存，提供強大的處理能力和出色的能效表現(xiàn)。此外，Vitality架構可單核支持多達128路云游戲，滿足高并發(fā)和高畫質的云端娛樂需求
關鍵字：芯原 Vitality架構 GPU IP

IP Your Way——您提供規(guī)格，然后SmartDV為您生成定制IP

無論是在出貨量巨大的消費電子市場，還是針對特定應用的細分芯片市場，差異化芯片設計帶來的定制化需求也在芯片設計行業(yè)中不斷凸顯，同時也成為了芯片設計企業(yè)實現(xiàn)更強競爭力和更高毛利的重要模式。所以，當您在為下一代SoC、ASIC或FPGA項目采購設計IP，或者尋求更適合的驗證解決方案（VIP），以便更快更好地完成您的芯片設計項目的時候，SmartDV都可以快速且可靠地在其多元化的產品組合之上進行IP定制，以滿足您期待的差異化設計需求。當大型IP供應商將其客戶鎖定在使用商品化的通用內核時，SmartDV就已經提供了
關鍵字： IP Your Way SmartDV 定制IP

浩亭與開放計算項目(OCP)緊密合作，滿足OCP提出的高能效連接要求

隨著遠程計算、物聯(lián)網和云計算的蓬勃發(fā)展，數據中心成為現(xiàn)代社會運營的核心基礎設施。為了應對日益增長的計算需求，確保IT系統(tǒng)的高可用性和持續(xù)運行成為各行業(yè)的迫切任務。浩亭與開放計算項目（OCP）緊密合作，推出了符合OCP第三版Open Rack V3（ORV3）標準的Han??ORV3連接器，為全球數據中心提供了一種創(chuàng)新、高效、可持續(xù)的連接解決方案。提升能效，降低碳足跡Han??ORV3連接器專為數據中心設計，能夠顯著提高電力傳輸的效率，同時滿足OCP提出的高能效要求。隨著數據中心規(guī)模的擴
關鍵字：浩亭開放計算項目 OCP 高能效連接

智權半導體/SmartDV力助高速發(fā)展的中國RISC-V CPU IP廠商走上高質量發(fā)展之道

進入2024年，全球RISC-V社群在技術和應用兩個方向上都在加快發(fā)展，中國國內的RISC-V CPU IP提供商也在內核性能和應用擴展方面取得突破。從幾周前在杭州舉行的2024年RISC-V中國峰會以及其他行業(yè)活動和廠商活動中，可以清楚地看到這一趨勢。作為全球領先的IP供應商，SmartDV也從其中國的客戶和志趣相投的RISC-V CPU IP供應商那里獲得了一些建議和垂詢，希望和我們建立伙伴關系攜手在AI時代共同推動芯片產業(yè)繼續(xù)高速發(fā)展。SmartDV也看到了這一新的浪潮。上一次在行業(yè)慶祝RISC-V
關鍵字：智權 SmartDV RISC-V CPU IP

將ASIC IP核移植到FPGA上——如何確保性能與時序以完成充滿挑戰(zhàn)的任務！

本系列文章從數字芯片設計項目技術總監(jiān)的角度出發(fā)，介紹了如何將芯片的產品定義與設計和驗證規(guī)劃進行結合，詳細講述了在FPGA上使用IP核來開發(fā)ASIC原型項目時，必須認真考慮的一些問題。文章從介紹使用預先定制功能即IP核的必要性開始，通過闡述開發(fā)ASIC原型設計時需要考慮到的IP核相關因素，用八個重要主題詳細分享了利用ASIC IP來在FPGA上開發(fā)原型驗證系統(tǒng)設計時需要考量的因素。在上篇文章中，我們分享了第二到第四主題，介紹了使用FPGA進行原型設計時需要立即想到哪些基本概念、在將專為ASIC技術而設計的I
關鍵字： ASIC IP FPGA SmartDV

新思科技推出業(yè)內首款獲得ISO/SAE 21434網絡安全合規(guī)認證的IP產品，加速汽車安全領域發(fā)展

摘要：●? ?新思科技ARC HS4xFS處理器IP和新思科技IP開發(fā)流程均通過獨立審計機構SGS-T?V Saar的ISO/SAE 21434認證?！? ?獲得ISO/SAE 21434認證可應對不斷變化的網絡安全威脅，有助于在整個生命周期內為汽車系統(tǒng)提供長期的安全性與可靠性。●? ?經過安全風險分析（SRA）認證的新思科技ARC HS4xFS處理器IP助力開發(fā)者能夠以安全的方式將IP集成到系統(tǒng)中，從而滿足ISO/SAE 21434要求?！?n
關鍵字：新思科技 ISO/SAE 21434 網絡安全合規(guī)認證 IP 汽車安全

村田中國攜高效節(jié)能產品及解決方案亮相OCP China Day 2024

2024開放計算中國峰會（OCP China Day 2024）于今日在北京拉開帷幕。全球領先的綜合電子元器件制造商村田中國（以下簡稱“村田”）攜多款高效節(jié)能產品及解決方案亮相峰會，并榮獲OCP頒發(fā)的“開放計算最佳創(chuàng)新獎”，村田始終致力于以創(chuàng)新技術和高品質產品助力行業(yè)解決不斷增長的電源管理需求。根據國際能源署的估算，數據中心的用電量目前占全球電力消耗的1.5%至2%，預計到2030年這一比例將上升至4%。作為數據中心供電系統(tǒng)的核心，服務器電源功率和穩(wěn)定性標準也將隨著AI的快速發(fā)展進一步提升。村田認為AI的
關鍵字：村田中國 OCP China Day 開放計算中國峰會

將ASIC IP核移植到FPGA上——更新概念并推動改變以完成充滿挑戰(zhàn)的任務!

本系列文章從數字芯片設計項目技術總監(jiān)的角度出發(fā)，介紹了如何將芯片的產品定義與設計和驗證規(guī)劃進行結合，詳細講述了在FPGA上使用IP核來開發(fā)ASIC原型項目時，必須認真考慮的一些問題。文章從介紹使用預先定制功能即IP核的必要性開始，通過闡述開發(fā)ASIC原型設計時需要考慮到的IP核相關因素，用八個重要主題詳細分享了利用ASIC所用IP來在FPGA上開發(fā)原型驗證系統(tǒng)設計時需要考量的因素。在上篇文章中，我們介紹了將ASIC IP移植到FPGA原型平臺上的必要性，并對原型設計中各種考量因素進行了總體概述，分析開發(fā)A
關鍵字： ASIC IP FPGA SmartDV

燦芯半導體發(fā)布通用高性能小數分頻鎖相環(huán)IP及相關解決方案

一站式定制芯片及IP供應商——燦芯半導體（上海）股份有限公司近日宣布成功研發(fā)出一款通用高性能小數分頻鎖相環(huán)（fractional-N PLL） IP，支持24bits高精度小數分頻，最高輸出頻率4.5Ghz，另外還支持擴頻時鐘（SSC）功能，可以為客戶提供多功能的小數分頻 PLL解決方案。PLL電路一般用于產生輸出頻率，輸出頻率值與PLL的參考輸入頻率呈倍數關系。小數分頻PLL通過頻率乘法比例的小數值，實現(xiàn)更精確的輸出頻率控制，從而提供更高精度和準確度的輸出頻率。SSC發(fā)生器是在一定頻率范圍內調制時鐘信號
關鍵字：燦芯半導體小數分頻鎖相環(huán) IP

IC設計倚重IP、ASIC趨勢成形

半導體制程進入2奈米，擷發(fā)科技董事長楊健盟指出，IC設計難度陡增，未來硅智財、ASIC角色將更加吃重，協(xié)助IC設計以SoC方式因應AI新世代。楊健盟分析，過往IDM分拆晶圓代工之典范，將在IC設計上發(fā)生，AI時代IC設計大者恒大趨勢成形。擷發(fā)科技已獲國際芯片大廠AI芯片外包訂單，楊健盟認為，現(xiàn)在芯片晶體管動輒百億個，考驗IC設計業(yè)者研發(fā)量能。大量采用基礎、接口IP使研發(fā)能力更能專注前段設計，海外大廠甚至將后段交由ASIC業(yè)者，未來倚重IP、ASIC趨勢只會更加明顯。中國臺灣半導體產業(yè)鏈在邏輯先進制程、先
關鍵字： IC設計 IP ASIC

半導體知識產權市場規(guī)模將增長27.1億美元

根據Technavio的報告，全球半導體知識產權（IP）市場規(guī)模預計將在2024年至2028年間增長27.1億美元。預計在預測期內，市場的復合年增長率（CAGR）將超過7.47%。復雜芯片設計和多核技術的使用推動了市場的增長，同時納米光子集成電路（ICs）的出現(xiàn)也是一大趨勢。然而，半導體IP的重復使用構成了一項挑戰(zhàn)。主要市場參與者包括Achronix Semiconductor Corp.、Advanced Micro Devices Inc.、Alphawave IP Group plc、Arm Ltd
關鍵字：半導體知識產權 IP

Arm發(fā)布基于3nm芯片工藝的新CPU、GPU IP

芯片設計公司Arm今日發(fā)布了針對旗艦智能手機的新一代CPU和GPU IP（設計方案）：Cortex-X925 CPU、Immortalis G925 GPU。新產品均使用了其最新的Armv9架構，基于臺積電3nm制程工藝方案，針對終端設備在AI應用上的性能進行設計優(yōu)化。此外還將提供軟件工具，讓開發(fā)人員更容易在采用Arm架構的芯片上運行生成式AI聊天機器人和其他AI代碼。預計搭載最新內核設計的手機將于2024年底上市。據官方介紹，新的CPU與GPU IP是目前旗下同類產品中性能最強的一代，新CPU性能提升3
關鍵字： arm CPU GPU IP 3nm

共820條 1/55 1 2 3 4 5 6 7 8 9 10 » ›|

ocp-ip介紹

開放式內核協(xié)議國際同盟(OCP-IP)是一個獨立、非營利的半導體工業(yè)聯(lián)盟，致力于扶持、促進和提高開放式內核協(xié)議的管理。 OCP是第一套為半導體知識產權內核提供的全面支持，公開授權，廣泛的接口插件。OCP－IP的使命是為SOC產品設計常見的IP復用問題提供設計，驗證和測試。 OCP-IP通過在系統(tǒng)級集成上倡導IP核重用，為SoC設計減少設計時間，風險和制造成本。 OCP-IP由會員年費支持，會 [ 查看詳細 ]