在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

<menu id="6qfwx"><li id="6qfwx"></li></menu>
    1. <menu id="6qfwx"><dl id="6qfwx"></dl></menu>

      <label id="6qfwx"><ol id="6qfwx"></ol></label><menu id="6qfwx"></menu><object id="6qfwx"><strike id="6qfwx"><noscript id="6qfwx"></noscript></strike></object>
        1. <center id="6qfwx"><dl id="6qfwx"></dl></center>

            首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
            EEPW首頁 >> 主題列表 >> fsp:fpga-pcb

            PCB設(shè)計中的阻抗簡介

            • 隨著 PCB 信號切換速度不斷增長,當(dāng)今的 PCB 設(shè)計廠商需要理解和控制 PCB 跡線的阻抗。相應(yīng)于現(xiàn)代數(shù)字電路較短的信號傳輸時間和較高的時鐘速率,PCB 跡線不再是簡單的連接,而是傳輸線路。什么是控制阻抗?可能最常見的控制阻抗組件示例是連接無線設(shè)備或電視接收天線的饋線。天線饋線通常使用“扁平雙纜”的線纜形式(一般隨 VHF 廣播接收器提供)或低衰減的同軸電纜。無論采用哪一種形式,饋線的阻抗都是由物理尺寸和線纜材質(zhì)控制的。您可以將 PCB 跡線當(dāng)做較短的線纜,它們精確的布放在線路板上連接板上安裝的各個設(shè)
            • 關(guān)鍵字: PCB  阻抗  

            基于FPGA的偽碼測距電路的設(shè)計與實現(xiàn)

            •     1 引 言   現(xiàn)場可編程門陣列(FPGA)用硬件電路完成算法的過程,一方面解決了系統(tǒng)的開銷問題,提供了提高系統(tǒng)整體性能的條件,另一方面,由于靜態(tài)RAM型的FPGA具備可重構(gòu)特性,這使得資源利用率得到顯著提高。FPGA既具有通用計算系統(tǒng)的靈活性,又有專用處理系統(tǒng)的性能,對實現(xiàn)高性能信號處理具有很高的應(yīng)用價值,而且可重構(gòu)的特性使其可以根據(jù)算法來調(diào)整相應(yīng)的通信結(jié)構(gòu)和數(shù)據(jù)字長。FPGA以其高度的靈活性與硬件的高密度性在通信信號處理中得到了廣泛的應(yīng)用。   在對Xili
            • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機(jī)  FPGA  偽碼測距  

            FPGA創(chuàng)新中心落戶無錫國家集成電路設(shè)計基地

            • 可編程解決方案領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx)與無錫國家高新技術(shù)產(chǎn)業(yè)開發(fā)區(qū)管理委員會今天共同宣布成立無錫國家集成電路設(shè)計基地FPGA(現(xiàn)場可編程門陣列)創(chuàng)新中心,并隆重舉行賽靈思正式授權(quán)“無錫國家集成電路設(shè)計基地—賽靈思聯(lián)合實驗室”揭牌儀式。無錫新區(qū)管委會副主任朱曉紅以及賽靈思公司研究實驗室高級總監(jiān)、全球大學(xué)計劃負(fù)責(zé)人Patrick Lysaght等出席了成立大會并為聯(lián)合實驗室揭牌。 作為國家級的集成電路設(shè)計基地,新的FPGA創(chuàng)新中心的成立以及聯(lián)合實驗室的打造,意味著可編程設(shè)計在電子設(shè)計領(lǐng)域的
            • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機(jī)  FPGA  無錫  集成電路設(shè)計  嵌入式  

            FPGA:22年從配角到主角

            •     任何一個從事后看來很成功的新事物從誕生到發(fā)展壯大都不可避免地經(jīng)歷過艱難的歷程并可能成為被研究的案例,F(xiàn)PGA也不例外。1985年,當(dāng)全球首款FPGA產(chǎn)品——XC2064誕生時,注定要使用大量芯片的PC機(jī)剛剛走出硅谷的實驗室進(jìn)入商業(yè)市場,因特網(wǎng)只是科學(xué)家和政府機(jī)構(gòu)通信的神秘鏈路,無線電話笨重得像磚頭,日后大紅大紫的Bill Gates正在為生計而奮斗,創(chuàng)新的可編程產(chǎn)品似乎并沒有什么用武之地。   事實也的確如此。最初,F(xiàn)PGA只是用于膠合邏輯,從膠合邏輯到算法
            • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機(jī)  FPGA  嵌入式  

            數(shù)字差分BPSK擴(kuò)頻接收機(jī)的設(shè)計與FPGA實現(xiàn)

            利用FPGA實現(xiàn)UART的設(shè)計

            • 引 言   隨著計算機(jī)技術(shù)的發(fā)展和廣泛應(yīng)用,尤其是在工業(yè)控制領(lǐng)域的應(yīng)用越來越廣泛,計算機(jī)通信顯的尤為重要。串行通信雖然使設(shè)備之間的連線大為減少,但隨之帶來串/并轉(zhuǎn)換和位計數(shù)等問題,這使串行通信技術(shù)比并行通信技術(shù)更為復(fù)雜。串/并轉(zhuǎn)換可用軟件實現(xiàn),也可用硬件實現(xiàn)。用軟件實現(xiàn)串行傳送大多采用循環(huán)移位指令將一個字節(jié)由高位到低位(或低位到高位)一位一位依次傳送,這種方法雖然簡單但速度慢,而且大量占用CPU的時間,影響系統(tǒng)的性能。更為方便的實現(xiàn)方法是用硬件,目前微處理器串行接口常用的LSI 芯片是UART(通用異
            • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機(jī)  UART  FPGA  

            基于FPGA的八位RISC CPU的設(shè)計

            •     1  引 言   隨著數(shù)字通信和工業(yè)控制領(lǐng)域的高速發(fā)展,要求專用集成電路(ASIC)的功能越來越強(qiáng),功耗越來越低,生產(chǎn)周期越來越短,這些都對芯片設(shè)計提出了巨大的挑戰(zhàn),傳統(tǒng)的芯片設(shè)計方法已經(jīng)不能適應(yīng)復(fù)雜的應(yīng)用需求了。SoC(System on a Chip)以其高集成度,低功耗等優(yōu)點越來越受歡迎。開發(fā)人員不必從單個邏輯門開始去設(shè)計ASIC,而是應(yīng)用己有IC芯片的功能模塊,稱為核(core),或知識產(chǎn)權(quán)(IP)宏單元進(jìn)行快速設(shè)計,效率大為提高。CPU 的IP
            • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機(jī)  RISC  CPU  FPGA  

            基于VME總線的RDC接口電路設(shè)計

            • 引 言   隨著現(xiàn)代雷達(dá)技術(shù)的不斷發(fā)展,基于VME(Ver-saModule Eurocard)總線的數(shù)據(jù)處理單元得到越來越多的應(yīng)用。而雷達(dá)伺服系統(tǒng)計算機(jī)控制部分常寄存在數(shù)據(jù)處理分機(jī)內(nèi),所以研制基于VME總線的伺服用電路板成為必然。RDC(旋轉(zhuǎn)變壓器/數(shù)字轉(zhuǎn)換器)電路是數(shù)據(jù)I/O(輸入、輸出)電路中的一種,它的作用是把采集到的雷達(dá)天線的方位角、俯仰角轉(zhuǎn)變成數(shù)字量送給CPU,是雷達(dá)伺服系統(tǒng)的基礎(chǔ)電路之一。   本文介紹了使用美國Cypress公司生產(chǎn)的CY7C960和CY7C964芯片作為VME總線的
            • 關(guān)鍵字: VME  RDC  PCB  電路板  

            Altera首次實現(xiàn)了對關(guān)鍵工業(yè)以太網(wǎng)協(xié)議的FPGA IP支持

            •   Altera公司日前宣布為工業(yè)自動化應(yīng)用中的以太網(wǎng)通信協(xié)議提供FPGA支持,這些應(yīng)用包括ProfiNet、Ethernet/IP、Modbus-IDA、EtherCAT、SERCOS III接口和Ethernet Powerlink等。這些關(guān)鍵通信協(xié)議的知識產(chǎn)權(quán)(IP)內(nèi)核現(xiàn)在可以在Altera低成本Cyclone®系列FPGA中實現(xiàn)。   設(shè)計人員利用工業(yè)以太網(wǎng)IP內(nèi)核可以在一塊電路板上實現(xiàn)任何標(biāo)準(zhǔn),這不但減小了外形尺寸,而且節(jié)省了時間。系統(tǒng)OEM能夠以高性價比方式在其自動化產(chǎn)品中增加工業(yè)
            • 關(guān)鍵字: 工業(yè)以太網(wǎng)  FPGA  IP  嵌入式  工業(yè)控制  

            基于FPGA的智能控制器設(shè)計及測試方法研究

            • 摘要:通過模糊自整定PID控制器的設(shè)計,本文提出了一種基于VHDL描述、DSP Builder和Modelsim混合仿真、FPGA實現(xiàn)的智能控制器設(shè)計及測試新方法。首先,通過MATLAB仿真,得出智能控制器的結(jié)構(gòu)和參數(shù)。然后,基于VHDL進(jìn)行智能控制器的數(shù)字化實現(xiàn)及其開環(huán)測試。在此基礎(chǔ)上,通過分析一般智能控制器的測試特點,采用DSP Builder構(gòu)建閉環(huán)測試系統(tǒng),Modelsim運行DSP Builder生成文件來驗證QuartusII中所做VHDL設(shè)計的測試方法。實驗表明,該測試方法能有效模擬控制器的
            • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機(jī)  FPGA  智能控制器  嵌入式  

            Stratix II FPGA系統(tǒng)電源設(shè)計

            • 基于MAX1951的諸多特點,本文給出了采用該器件為Stratix II FPGA系統(tǒng)供電以降低其功耗的設(shè)計方案。
            • 關(guān)鍵字: 電源  設(shè)計  系統(tǒng)  FPGA  II  Stratix  

            Altera宣布其Cyclone III FPGA提供對EtherCAT IP支持

            •   Altera公司日前宣布為EtherCAT技術(shù)協(xié)會的EtherCAT協(xié)議提供知識產(chǎn)權(quán)(IP)支持。此前IP是針對Cyclone® II器件,現(xiàn)在將針對Altera新的低成本、低功耗Cyclone III FPGA。   EtherCAT技術(shù)協(xié)會執(zhí)行總監(jiān)Martin Rostan說:“在競爭非常激烈的工廠自動化設(shè)備市場上,企業(yè)正在尋找能夠迅速突出產(chǎn)品優(yōu)勢的新功能和特性。Cyclone III FPGA實現(xiàn)對EtherCAT的支持,使設(shè)計人員能夠以高性價比方式,輕松加入實時以太網(wǎng)功能?!?   
            • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機(jī)  Altera  FPGA  Cyclone  EtherCAT  IP  嵌入式  

            利用FPGA實現(xiàn)UART的設(shè)計

            • 引 言   隨著計算機(jī)技術(shù)的發(fā)展和廣泛應(yīng)用,尤其是在工業(yè)控制領(lǐng)域的應(yīng)用越來越廣泛,計算機(jī)通信顯的尤為重要。串行通信雖然使設(shè)備之間的連線大為減少,但隨之帶來串/并轉(zhuǎn)換和位計數(shù)等問題,這使串行通信技術(shù)比并行通信技術(shù)更為復(fù)雜。串/并轉(zhuǎn)換可用軟件實現(xiàn),也可用硬件實現(xiàn)。用軟件實現(xiàn)串行傳送大多采用循環(huán)移位指令將一個字節(jié)由高位到低位(或低位到高位)一位一位依次傳送,這種方法雖然簡單但速度慢,而且大量占用CPU的時間,影響系統(tǒng)的性能。更為方便的實現(xiàn)方法是用硬件,目前微處理器串行接口常用的LSI 芯片是UART(通用異
            • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機(jī)  FPGA  UART  嵌入式  

            降低FPGA功耗的設(shè)計

            •   使用這些設(shè)計技巧和ISE功能分析工具來控制功耗   新一代 FPGA的速度變得越來越快,密度變得越來越高,邏輯資源也越來越多。那么如何才能確保功耗不隨這些一起增加呢?很多設(shè)計抉擇可以影響系統(tǒng)的功耗,這些抉擇包括從顯見的器件選擇到細(xì)小的基于使用頻率的狀態(tài)機(jī)值的選擇等。   為了更好地理解本文將要討論的設(shè)計技巧為什么能夠節(jié)省功耗,我們先對功耗做一個簡單介紹。   功耗包含兩個因素:動態(tài)功耗和靜態(tài)功耗。動態(tài)功耗是指對器件內(nèi)的容性負(fù)載充放電所需的功耗。它很大程度上取決于  頻率、電壓和負(fù)載
            • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機(jī)  FPGA  功耗  嵌入式  

            擴(kuò)頻通信系統(tǒng)的FPGA實現(xiàn)

            •   擴(kuò)頻通信自上世紀(jì)50年代中期被美國軍方開始研究以來,一直為軍事通信所獨占,廣泛應(yīng)用于軍事通信、電子對抗以及導(dǎo)航、測量等各個領(lǐng)域。進(jìn)入上世紀(jì)90年代以后,擴(kuò)頻通信又開始向各種民用通信領(lǐng)域發(fā)展,典型的如CDMA和GPS等。應(yīng)用最廣的是直接序列擴(kuò)頻方式(DSSS)。它是將待傳送的信息數(shù)據(jù)被偽隨機(jī)碼調(diào)制,實現(xiàn)頻譜擴(kuò)展后再傳輸,接收端則采用相同的編碼進(jìn)行解調(diào)及相關(guān)處理,恢復(fù)原始信息數(shù)據(jù)。   本文采用VHDL語言、Altera公司的集成開發(fā)環(huán)境QuartusII 6.0和Cyclone系列芯片EPlC3T14
            • 關(guān)鍵字: 通訊  無線  網(wǎng)絡(luò)  FPGA  無線  通信  
            共8360條 530/558 |‹ « 528 529 530 531 532 533 534 535 536 537 » ›|

            fsp:fpga-pcb介紹

            您好,目前還沒有人創(chuàng)建詞條fsp:fpga-pcb!
            歡迎您創(chuàng)建該詞條,闡述對fsp:fpga-pcb的理解,并與今后在此搜索fsp:fpga-pcb的朋友們分享。    創(chuàng)建詞條

            熱門主題

            樹莓派    linux   
            關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
            Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
            《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
            備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473