EEPW首頁(yè) >>
主題列表 >>
fsp:fpga-pcb
fsp:fpga-pcb 文章 進(jìn)入fsp:fpga-pcb技術(shù)社區(qū)
FPGA/CPLD中常見(jiàn)模塊設(shè)計(jì)精華集錦（一）
- 一、智能全數(shù)字鎖相環(huán)的設(shè)計(jì) 1 引言 數(shù)字鎖相環(huán)路已在數(shù)字通信、無(wú)線(xiàn)電電子學(xué)及電力系統(tǒng)自動(dòng)化等領(lǐng)域中得到了極為廣泛的應(yīng)用。隨著集成電路技術(shù)的發(fā)展，不僅能夠制成頻率較高的單片集成鎖相環(huán)路，而且可以把整
- 關(guān)鍵字： FPGA CPLD 模塊設(shè)計(jì) 集錦
基于FPGA的數(shù)字激光自動(dòng)功率控制系統(tǒng)設(shè)計(jì)
- 摘要：半導(dǎo)體激光器的自動(dòng)功率控制是解決激光器閾值漂移的重要手段，本文設(shè)計(jì)了一個(gè)基于FPGA的數(shù)字激光自動(dòng)功率控制系統(tǒng)，該控制系統(tǒng)主要由光電檢測(cè)、A／D轉(zhuǎn)換、SOC控制、APC判定、PWM反饋輸出及低通濾波幾個(gè)部分組成
- 關(guān)鍵字： FPGA 數(shù)字激光 自動(dòng)功率控制 系統(tǒng)設(shè)計(jì)
基于遺傳算法的組合邏輯電路設(shè)計(jì)的FPGA實(shí)現(xiàn)
- 摘要：基于遺傳算法的組合邏輯電路的自動(dòng)設(shè)計(jì)，依據(jù)給出的真值表，利用遺傳算法自動(dòng)生成符合要求的組合邏輯電路。由于遺傳算法本身固有的并行性，采用軟件實(shí)現(xiàn)的方法在速度上往往受到本質(zhì)是串行計(jì)算的計(jì)算機(jī)制約，因
- 關(guān)鍵字： FPGA 算法 電路設(shè)計(jì) 組合邏輯
基于ARM和FPGA的靶場(chǎng)破片測(cè)速系統(tǒng)的設(shè)計(jì)
- 破片速度是戰(zhàn)斗部爆炸效能*估的一個(gè)重要參數(shù)。傳統(tǒng)的靶場(chǎng)破片測(cè)速系統(tǒng)多使用多路數(shù)據(jù)采集卡設(shè)置好的參數(shù)現(xiàn)場(chǎng)采集標(biāo)靶的試驗(yàn)波形，試驗(yàn)完成后再交由計(jì)算機(jī)進(jìn)行后期處理和解讀以獲取破片速度等參數(shù)。但隨著軍事科技的日
- 關(guān)鍵字： FPGA ARM 靶場(chǎng)破片測(cè)速 系統(tǒng)
Altera發(fā)布最新版Quartus II開(kāi)發(fā)軟件
- Altera公司(Nasdaq: ALTR)日前發(fā)布業(yè)界成熟可靠的最新版Quartus? II開(kāi)發(fā)軟件——對(duì)于FPGA設(shè)計(jì)，性能和效能在業(yè)界首屈一指的軟件。Quartus II軟件12.0版進(jìn)一步提高了用戶(hù)的效能和性能優(yōu)勢(shì)，例如，對(duì)于高性能28-nm設(shè)計(jì)，編譯時(shí)間縮短了4倍。其他更新包括擴(kuò)展28-nm器件支持，初次支持Altera SoC FPGA，增強(qiáng)Qsys系統(tǒng)集成和DSP Builder工具，以及經(jīng)過(guò)改進(jìn)的知識(shí)產(chǎn)權(quán)(IP)內(nèi)核等。
- 關(guān)鍵字： Altera FPGA Quartus
Xilinx攜手科通啟動(dòng)Zynq-7000 EPP全國(guó)6地巡回專(zhuān)題研討會(huì)
- 自賽靈思Zynq?-7000 EPP系列平臺(tái)發(fā)布以來(lái)，其強(qiáng)大靈活的處理能力便受到廣大嵌入式工程師的矚目，為了早日將這一創(chuàng)新產(chǎn)品引入本土設(shè)計(jì)，科通集團(tuán)現(xiàn)正式宣布聯(lián)手All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX)聯(lián)合宣布將在全國(guó)六大城市舉辦“2012年賽靈思&科通全球首款可擴(kuò)展處理平臺(tái)—Zynq?-7000系列專(zhuān)題研討會(huì)”。6月 19日該研討會(huì)將從武漢拉開(kāi)帷幕，之后覆蓋上海、北京、成都、深圳、廣州。
- 關(guān)鍵字： 賽靈思 FPGA Zynq-7000
PCB板電磁兼容設(shè)計(jì)關(guān)鍵良好的時(shí)鐘電路設(shè)計(jì)方案
- 眾所周知，電磁兼容的3要素是電磁干擾源、被干擾對(duì)象和傳播電磁干擾的途徑。PCB板上安裝的時(shí)鐘信號(hào)是一種引起PCB板電磁兼容問(wèn)題的常見(jiàn)而又非常重要的輻射源。盡管時(shí)鐘信號(hào)與其他數(shù)據(jù)信號(hào)、控制信號(hào)的邏輯電平一般都是
- 關(guān)鍵字： PCB 電磁兼容設(shè)計(jì) 時(shí)鐘電路 設(shè)計(jì)方案
基于FPGA實(shí)現(xiàn)DSP與Rapid IO網(wǎng)絡(luò)互聯(lián)系統(tǒng)
- 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
- 關(guān)鍵字： DSP FPGA Rapid網(wǎng)絡(luò)
基于FPGA設(shè)計(jì)DSP的實(shí)踐與改進(jìn)設(shè)計(jì)
- 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
- 關(guān)鍵字： DSP FPGA matlab Simulink環(huán)境
fsp:fpga-pcb介紹
您好，目前還沒(méi)有人創(chuàng)建詞條fsp:fpga-pcb!
歡迎您創(chuàng)建該詞條，闡述對(duì)fsp:fpga-pcb的理解，并與今后在此搜索fsp:fpga-pcb的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對(duì)fsp:fpga-pcb的理解，并與今后在此搜索fsp:fpga-pcb的朋友們分享。 創(chuàng)建詞條
fsp:fpga-pcb電路
fsp:fpga-pcb相關(guān)帖子
fsp:fpga-pcb資料下載
fsp:fpga-pcb專(zhuān)欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473