fpga 文章進入fpga技術社區(qū)

FIR濾波器的FPGA實現(xiàn)方法

為了給實際應用中選擇合適FIR濾波器的FPGA實現(xiàn)結構提供參考，首先從FIR數(shù)字濾波器的基本原理出發(fā)，分析了FIR濾波器的結構特點，然后分別介紹了基于FPGA的FIR濾波器的串行、并行、轉置型、FFT型和分布式結構型的實現(xiàn)方法，對于各種實現(xiàn)的結構做了分析、比較以及優(yōu)化處理，特別是對基于FFT的FIR濾波器與傳統(tǒng)卷積結構進行了精確的數(shù)值計算比較，最后得出滿足于低階或高階的各種FIR濾波器實現(xiàn)結構的適用范圍及其優(yōu)缺點，并針對實際工程應用提出了下一步需解決的問題。
關鍵字： FPGA FIR 濾波器實現(xiàn)方法

基于FPGA的24×24位低功耗乘法器的設計

通過對現(xiàn)有編碼算法的改進，提出一種新的編碼算法，它降低功耗的方法是通過減少部分積的數(shù)量來實現(xiàn)的。因為乘法器的運算主要是部分積的相加，因此，減少部分積的數(shù)量可以降低乘法器中加法器的數(shù)量，從而實現(xiàn)功耗的減低。在部分積的累加過程中．又對用到的傳統(tǒng)全加器和半加器進行了必要的改進，避免了CMOS輸入信號不必要的翻轉，從而降低了乘法器的動態(tài)功耗。通過在Altera公司的FPGA芯片EP2CTOF896C中進行功耗測試，給出了測試結果，并與現(xiàn)有的兩種編碼算法進行了比較。功耗分別降低3．5％和8．4％。
關鍵字： FPGA 24位低功耗乘法器

基于FPGA的多時鐘片上網(wǎng)絡設計

本文介紹了一個基于FPGA 的高效率多時鐘的虛擬直通路由器，通過優(yōu)化中央仲裁器和交叉點矩陣，以爭取較小面積和更高的性能。同時，擴展路由器運作在獨立頻率的多時鐘NoC 架構中，并在一個3×3Mesh 的架構下實驗，分析其性能特點，比較得出多時鐘片上網(wǎng)絡具有更高的性能。
關鍵字： FPGA 多時鐘片上網(wǎng)絡

基于DSP Builder數(shù)字信號處理器的FPGA設計

針對使用硬件描述語言進行設計存在的問題，提出一種基于FPGA并采用DSP BuildIer作為設計工具的數(shù)字信號處理器設計方法。并按照Matlab／Simulink／DSP Builder／QuartusⅡ設計流程，設計了一個12階FIR低通數(shù)字濾波器，通過Quaxtus時序仿真及嵌入式邏輯分析儀signalTapⅡ硬件測試對設計進行了驗證。結果表明，所設計的FIR濾波器功能正確，性能良好。
關鍵字： Builder FPGA DSP 數(shù)字信號處理器

采用MAX II器件實現(xiàn)FPGA設計安全解決方案

　本文提供的解決方案可防止FPGA設計被拷貝，即使配置比特流被捕獲，也可以保證FPGA設計的安全性。通過在握手令牌由MAX II器件傳送給FPGA之前，禁止用戶設計功能來實現(xiàn)這種安全性。選用MAX II器件來產(chǎn)生握手令牌，這是因為該器件具有非易失性，關電時可保持配置數(shù)據(jù)。而且，對于這種應用，MAX II器件是最具成本效益的CPLD。本文還介紹了采用這種方案的一個參考設計。
關鍵字： FPGA MAX 器件方案

擴頻通信芯片STEL-2000A的FPGA實現(xiàn)

針對傳統(tǒng)集成電路(ASIC)功能固定、升級困難等缺點，利用FPGA實現(xiàn)了擴頻通信芯片STEL-2000A的核心功能。使用ISE提供的DDS IP核實現(xiàn)NCO模塊，在下變頻模塊調用了硬核乘法器并引入CIC濾波器進行低通濾波，給出了DQPSK解調的原理和實現(xiàn)方法，推導出一種簡便的引入π／4固定相移的實現(xiàn)方法。采用模塊化的設計方法使用VHDL語言編寫出源程序，在VIrtex-II Pro開發(fā)板上成功實現(xiàn)了整個系統(tǒng)。測試結果表明該系統(tǒng)正確實現(xiàn)了STEL-2000A的核心功能。
關鍵字： STEL 2000 FPGA 擴頻通信

基于FPGA的光纖光柵解調系統(tǒng)的研究

波長信號的解調是實現(xiàn)光纖光柵傳感網(wǎng)絡的關鍵，基于現(xiàn)有的光纖光柵傳感器解調方法，提出一種基于FPGA的雙匹配光纖光柵解調方法，此系統(tǒng)是一種高速率、高精度、低成本的解調系統(tǒng)，并且通過引入雙匹配光柵有效地克服了雙值問題同時擴大了檢測范圍。分析了光纖光柵的測溫原理并給出了該方案軟硬件設計，綜合考慮系統(tǒng)的解調精度和FPGA的處理速度給出了基于拉格朗日的曲線擬合算法。
關鍵字： FPGA 光纖光柵解調系統(tǒng)

Altera發(fā)布28nm器件系列產(chǎn)品

　　為滿足用戶的多種設計需求，Altera公司今天發(fā)布其28-nm器件系列產(chǎn)品，為業(yè)界提供最全面的器件選擇。Altera在Cyclone V和Arria V FPGA新系列、最新擴展的Stratix V FPGA以及此前發(fā)布的HardCopy V ASIC系列中為用戶提供突出不同產(chǎn)品優(yōu)勢的解決方案。　　
關鍵字： Altera Stratix V FPGA

基于FPGA和PCI的高精度測速板卡的設計與實現(xiàn)

摘要：經(jīng)典的碼盤數(shù)字測速方法有M法、T法、M／T法，但都有一定的不足。為了克服原有方法的不足，設計并實現(xiàn)了一種在較大速度范圍都有良好精度和良好快速性的測速方法。電路采用FPGA實現(xiàn)，測速得到的數(shù)據(jù)通過PCI總線從
關鍵字： FPGA PCI 高精度測速

基于FPGA的超聲診斷儀動態(tài)濾波器的設計

采用FPGA的模擬動態(tài)濾波器，在結構上簡易，性能上穩(wěn)定，測試和設計都十分的方便。FPGA的使用，能根據(jù)具體要求很方便的改變控制信號，同時實現(xiàn)超聲診斷儀中多個模塊并行工作，也為以后的更多模擬部分數(shù)字化提供了基礎。
關鍵字： FPGA 超聲診斷儀動態(tài) 濾波器

基于FPGA的CCD相機時序發(fā)生器的設計

本文分析了IL-E2型TDI-CCD 芯片的工作過程和對驅動信號的要求，在此基礎上設計出合理的時序電路，為了滿足在實際工作中像移速度異速匹配的要求，在時序電路的設計中時序發(fā)生部分是可調的。這種設計方案簡單、可靠、實用。
關鍵字： FPGA CCD 相機時序

基于FPGA+ DSP的實時圖像處理系統(tǒng)設計與實現(xiàn)

基于FPGA+ DSP的實時圖像處理系統(tǒng)設計與實現(xiàn),摘要: 針對圖像處理系統(tǒng)計算量大、實時性高和體積小的要求，研制了一種以DSP為主處理器FPGA 為輔處理器的高性能實時圖像處理系統(tǒng)。利用這兩種芯片的各自特點，將算法分成兩部分分別交由FPGA 和DSP處理，大大提高
關鍵字： FPGA，DSP

基于FPGA的8085A CPU結構分析與實現(xiàn)

1 引言

微型計算機原理幾乎是所有理工科類大學生的必修課目之一，其重要性不言而喻。然而大多數(shù)教學側重于應用方面，對計算機的結構及工作原理涉之不深，因為無法做一個CPU 來演示。這樣學生不能真正了解
關鍵字： 8085A FPGA CPU 結構分析

基于邏輯分析內核的FPGA電路內調試技術

隨著FPGA融入越來越多的能力，對有效調試工具的需求將變得至關重要。對內部可視能力的事前周密計劃將能使研制組采用正確的調試戰(zhàn)略，以更快完成他們的設計任務。

“我知道我的設計中存在一個問題，但我沒有很
關鍵字： FPGA 邏輯分析電路調試技術

Cadence為復雜的FPGA/ASIC設計提高驗證效率

　　全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司,今天宣布在幫助ASIC與FPGA設計者們提高驗證效率方面取得最新重大進展。加上對最新Accellera Universal Verification Methodology (UVM) 1.0業(yè)界標準的全面支持，600多種新功能擴展了指標驅動型驗證(MDV)的范圍，幫助工程師實現(xiàn)更快、更全面的驗證閉合與硅實現(xiàn)。　　
關鍵字： Cadence FPGA

共6387條 286/426 |‹ « 284 285 286 287 288 289 290 291 292 293 » ›|

fpga介紹

FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個新概念，內部包括可 [ 查看詳細 ]