fpga-to-asic 文章 進入fpga-to-asic技術社區(qū)
基于JTAG邊界掃描方式的重構控制器的設計
- 為充分利用硬件資源，滿足不同的應用需求,本文提出了一種基于JTAG邊界掃描模式配置的重構控制器，詳細介紹控制器的硬件實現(xiàn)以及配置流程，該控制器通過模擬JTAG接口時序及TAP狀態(tài)機的功能，實現(xiàn)在系統(tǒng)配置目標可編程器件。
- 關鍵字： FPGA TAP狀態(tài)機 JTAG邊界掃描 重構 201001
FPGA的甜蜜時光
- 隨著2010年的來臨，當今的全球電子公司紛紛做出明智而審慎的研發(fā)投資決定，以便借助創(chuàng)新的新產(chǎn)品，快速抓住新的市場機遇。FPGA越來越多地成為這些公司成功的關鍵。除了少數(shù)可超大批量生產(chǎn)的商品外，應用ASIC的高成本和高風險無法讓絕大多數(shù)的商品贏利;現(xiàn)在面臨著加速替代ASIC所帶來的機遇，這主要體現(xiàn)在以下不同方面：芯片體系結(jié)構，也就是能夠推出某種架構和相關的I/O，而且，密度和性能還能夠達到一定水平，從而可以替代ASIC的功能。 軟件在加速替代ASIC過程中也扮演了重要角色。高效的軟件和設計工具大大提高了
- 關鍵字： 賽靈思 FPGA ASIC 摩爾定律
臺積電年中將為Altera試產(chǎn)28nm制程FPGA芯片
- 據(jù)業(yè)者透露，臺積電公司將于今年中期開始為Altera公司生產(chǎn)28nm制程FPGA芯片產(chǎn)品。這種FPGA芯片將集成有28Gbps收發(fā)器，產(chǎn)品面向云計算，在線存儲以及移動視頻等應用，Altera公司兩年前曾推出該系列產(chǎn)品的 40nm制程版本。臺積電還宣布其28nm制程將為全代制程(full node:即制程升級時需要對芯片電路進行重新設計),而且年內(nèi)其28nm制程還將具備可按客戶的需求制作出HKMG(High-K絕緣層+金屬柵極)或SiON(SiON絕緣層+硅柵極)這兩種不同柵極結(jié)構的能力. 臺積電
- 關鍵字： 臺積電 28nm FPGA Altera
理解FPGA 中的壓穩(wěn)態(tài)
- 理解FPGA 中的壓穩(wěn)態(tài) 本白皮書介紹FPGA 中的壓穩(wěn)態(tài)，為什么會出現(xiàn)這一現(xiàn)象，它是怎樣導致設計失敗的。介紹怎樣計算壓穩(wěn)態(tài)MTBF，重點是對結(jié)果造成影響的各種器件和設計參數(shù)。
引言
當信號在不相關或者異步時鐘域 - 關鍵字： FPGA 壓穩(wěn)態(tài)
Altera 發(fā)布28-nm FPGA技術創(chuàng)新
- Altera公司今天宣布了在即將推出的28nm FPGA中采用的創(chuàng)新技術：嵌入式HardCopy®模塊、部分重新配置新方法以及嵌入式28-Gbps收發(fā)器，這些技術將極大的提高下一代Altera® FPGA的密度和I/O性能，并進一步鞏固相對于ASIC和ASSP的競爭優(yōu)勢。 快速增長的寬帶應用如高清晰(HD)視頻、云計算、網(wǎng)絡數(shù)據(jù)存儲和移動視頻等對基礎設備和最終用戶設備開發(fā)人員提出了新挑戰(zhàn)。他們怎樣才能夠迅速提高系統(tǒng)帶寬，同時滿足嚴格的功耗和成本要求呢?Altera開發(fā)了最新的創(chuàng)新
- 關鍵字： Altera 28nm FPGA
意法半導體Q4凈收入環(huán)比增長13.6%
- 意法半導體公布了截至2009年12月31日的第四季度和全年財務業(yè)績報告。 第四季度回顧 2009年第四季度意法半導體凈收入總計25.83億美元，包括意法半導體合賬的ST-Ericsson的銷售收入。凈收入環(huán)比增長13.6%，反映了意法半導體所有目標市場和所有地區(qū)市場的需求增長，特別是日本、大中國區(qū)和美洲區(qū)的需求增長更加強勁。除消費電子和工業(yè)以外的所有目標市場以及除日本以外的所有地區(qū)市場，凈收入均為同比增長，反映了半導體市場出現(xiàn)普遍復蘇跡象。 2009年第四季度意法半導體凈虧損收窄到7
- 關鍵字： ST 消費電子 ASIC 汽車電子
采用FPGA實現(xiàn)發(fā)電機組頻率測量計的設計
- 基于FPGA設計的發(fā)電機組頻率測量計，系統(tǒng)在整體上采用光電耦合器的隔離方式，提高系統(tǒng)的抗干擾能力和穩(wěn)定性。該系統(tǒng)具有線路簡單可靠、通用性強、穩(wěn)定度高等優(yōu)點，可廣泛應用于頻率電壓變換器、轉(zhuǎn)速繼電器。該設計的FPGA數(shù)字系統(tǒng)部分使用Verilog HDL語言，給出核心程序，并可以通過Verilog HDL語言的綜合工具進行相應硬件電路的生成，具有傳統(tǒng)邏輯設計方法所無法比擬的優(yōu)越性。經(jīng)過仿真后，驗證設計是成功的, 達到預期結(jié)果。同時這種方法設計的數(shù)字電子系統(tǒng)可移植性強、可更改性好。如果需要的頻率測量范圍需要擴
- 關鍵字： FPGA 發(fā)電機組 測量計 頻率
fpga-to-asic介紹
您好，目前還沒有人創(chuàng)建詞條fpga-to-asic!
歡迎您創(chuàng)建該詞條，闡述對fpga-to-asic的理解，并與今后在此搜索fpga-to-asic的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對fpga-to-asic的理解，并與今后在此搜索fpga-to-asic的朋友們分享。 創(chuàng)建詞條
fpga-to-asic電路
fpga-to-asic相關帖子
fpga-to-asic資料下載
fpga-to-asic專欄文章
熱門主題
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473