fpga-to-asic 文章進(jìn)入fpga-to-asic技術(shù)社區(qū)

YUV分離的兩種FPGA實(shí)現(xiàn)

摘要：速度與面積的互換一直是基于FPGA設(shè)計(jì)中的一個(gè)不變的主題，在此介紹了兩種YUV分離的FPGA的實(shí)現(xiàn)方式：基于面積的實(shí)現(xiàn)和基于速度的實(shí)現(xiàn)。前者僅用一片雙口RAM串行，實(shí)現(xiàn)了YUV分離數(shù)據(jù)的輸出；后者利用流水線的思想
關(guān)鍵字： FPGA YUV 分離

混合信號(hào)FPGA實(shí)現(xiàn)真正單芯片SOC

要實(shí)現(xiàn)能夠?qū)⑺兄匾δ芗稍趩我黄骷脑O(shè)計(jì)理由很簡(jiǎn)單，因?yàn)檫@樣就能將材料成本、部件庫(kù)存及電路板面積減至最低。另外，相較于多芯片解決方案，單芯片方案的功耗也較低，同時(shí)也有助于提高對(duì)知識(shí)產(chǎn)權(quán)的保護(hù)。如果
關(guān)鍵字： FPGA SOC 混合信號(hào) 單芯片

基于FPGA的數(shù)字積分法插補(bǔ)控制器設(shè)計(jì)與實(shí)現(xiàn)

摘要：為了提高伺服電機(jī)的步進(jìn)精度，簡(jiǎn)化控制器結(jié)構(gòu)，采用FPGA器件并運(yùn)用Verilog HDL語(yǔ)言設(shè)計(jì)出的插補(bǔ)控制器，不僅采用數(shù)字積分法實(shí)現(xiàn)直線插補(bǔ)控制和圓弧插補(bǔ)控制，提高了插補(bǔ)速度和插補(bǔ)精度，而且運(yùn)用多軸聯(lián)動(dòng)技術(shù)，
關(guān)鍵字： FPGA 數(shù)字積分插補(bǔ)控制器

FPGA+DSP結(jié)構(gòu)嵌入式系統(tǒng)的FPGA配置方法及其實(shí)現(xiàn)

0 引言在信號(hào)處理領(lǐng)域中，基于FPGA+DSP的結(jié)構(gòu)設(shè)計(jì)已經(jīng)是系統(tǒng)發(fā)展的一個(gè)重要方向。隨著該系統(tǒng)設(shè)計(jì)的廣泛應(yīng)用，功能變得更加豐富，成本日趨低廉。而在某些小型化應(yīng)用的場(chǎng)合中，對(duì)系統(tǒng)體積的要求越來(lái)越高，因此如何在硬
關(guān)鍵字： FPGA DSP 嵌入式系統(tǒng) 配置方法

FPGA中SPI Flash存儲(chǔ)器的復(fù)用編程方法的實(shí)現(xiàn)

SPI(Serial Peripheral Interface，串行外圍設(shè)備接口)是一種高速、全雙工、同步的通信總線，在芯片的引腳上只占 ...
關(guān)鍵字： FPGA SPI Flash 存儲(chǔ)器復(fù)用編程

用FPGA實(shí)現(xiàn)Nios II嵌入式系統(tǒng)配置技術(shù)

用FPGA實(shí)現(xiàn)Nios II嵌入式系統(tǒng)配置技術(shù),現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA，F(xiàn)ield Programmable Gate Array)是一種高密度可編程邏輯器件，其邏輯功能是通過(guò)把設(shè)計(jì)生成的數(shù)據(jù)文件配置進(jìn)芯片內(nèi)部的靜態(tài)配置數(shù)據(jù)存儲(chǔ)器(SRAM )來(lái)實(shí)現(xiàn)的，具有可重復(fù)編程性，可以靈活實(shí)現(xiàn)各
關(guān)鍵字：系統(tǒng) 配置技術(shù) 嵌入式 II 實(shí)現(xiàn) Nios FPGA

交換位技術(shù)改進(jìn)FPGA-PWM計(jì)數(shù)器性能

　簡(jiǎn)單改變FPGA計(jì)數(shù)器規(guī)格使作為DAC功能PWM計(jì)數(shù)器的紋波降低?！　‘?dāng)需要一些模擬輸出和系統(tǒng)中有FPGA時(shí)，很可能選擇使用如圖1的PWM模塊和簡(jiǎn)單低通濾波器。FPGA的輸出是固定頻率、計(jì)數(shù)器和數(shù)字比較器使占空比可變的典
關(guān)鍵字： FPGA-PWM 技術(shù)改進(jìn) 計(jì)數(shù)器性能

ARM、FPGA與可編程模擬電路設(shè)計(jì)的單芯片技術(shù)綜合應(yīng)用

ARM、FPGA與可編程模擬電路設(shè)計(jì)的單芯片技術(shù)綜合應(yīng)用,如果世上真的有典型或者通用的嵌入式系統(tǒng)應(yīng)用，主流半導(dǎo)體公司的產(chǎn)品目錄一定會(huì)薄很多?，F(xiàn)在設(shè)計(jì)人員不僅要從多種處理器架構(gòu)中進(jìn)行選擇(大多數(shù)嵌入式系統(tǒng)設(shè)計(jì)都以處理器內(nèi)核為中心)，而且外設(shè)、通信端口和模擬功能組
關(guān)鍵字：技術(shù) 綜合應(yīng)用單芯片電路設(shè)計(jì) FPGA 可編程模擬 ARM

Altera全新Qsys工具加速FPGA產(chǎn)品上市步伐

　　在FPGA設(shè)計(jì)領(lǐng)域目前存在著三大主要難題：設(shè)計(jì)規(guī)模擴(kuò)大、設(shè)計(jì)重用、設(shè)計(jì)驗(yàn)證時(shí)間太長(zhǎng)。這三大難題嚴(yán)重影響著FPGA設(shè)計(jì)的效能，將減緩產(chǎn)品由研發(fā)到上市的時(shí)間，是亟需解決的重點(diǎn)問(wèn)題。　　2012年3月30日，“Altera亞太區(qū)采用Qsys實(shí)現(xiàn)系統(tǒng)集成研討會(huì)•北京站”在清華大學(xué)舉行，該活動(dòng)重點(diǎn)介紹了Altera新的系統(tǒng)集成工具Qsys，及其如何通過(guò)Qsys提高設(shè)計(jì)效能。　　簡(jiǎn)化設(shè)計(jì)過(guò)程　　隨著半導(dǎo)體技術(shù)的不斷發(fā)展，由于半導(dǎo)體工藝的不斷提升，器件的集成度也隨之提升
關(guān)鍵字： Altera FPGA Qsys

基于FPGA實(shí)現(xiàn)多天線多載波的數(shù)字上下變頻

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字：多天線多載波 FPGA 數(shù)字上下變頻

Altera發(fā)售目前市場(chǎng)上功耗最低成本最低的28nm FPGA

　　Altera公司(NASDAQ: ALTR)今天宣布，開(kāi)始發(fā)售其28-nm Cyclone? V FPGA。Cyclone V器件是目前市場(chǎng)上功耗最低、成本最低的28-nm FPGA。該系列通過(guò)集成，前所未有的同時(shí)實(shí)現(xiàn)了高性能、低系統(tǒng)成本和低功耗，非常適合工業(yè)、無(wú)線、固網(wǎng)、軍事和汽車(chē)等市場(chǎng)應(yīng)用。Cyclone V系列完成了Altera的28-nm定制系列產(chǎn)品的全系列發(fā)售，提供多種器件以滿(mǎn)足用戶(hù)的各類(lèi)設(shè)計(jì)需求——從最大帶寬到最低功耗。　　Cyclone V系列采用了T
關(guān)鍵字： Altera FPGA

基于DSP的FPGA配置方法研究與實(shí)現(xiàn)

基于DSP的FPGA配置方法研究與實(shí)現(xiàn),摘要：在數(shù)字電路中，F(xiàn)PGA+DSP的系統(tǒng)結(jié)構(gòu)應(yīng)用日益廣泛。為了減小此種結(jié)構(gòu)的體積和降低成本，對(duì)FPGA采用了被動(dòng)并行的配置方式。上電后，DSP首先完成自身程序的加載，之后充當(dāng)配置FPGA的主處理器，從FLASH芯片中讀取FP
關(guān)鍵字：方法研究實(shí)現(xiàn) 配置 FPGA DSP 基于

基于FPGA和DSP組合的無(wú)線基站

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP FPGA 無(wú)線基站

基于FPGA的混合擴(kuò)頻發(fā)射機(jī)設(shè)計(jì)與實(shí)現(xiàn)

摘要：以Alter公司的FPGA為硬件平臺(tái)，以QuartusⅡ?yàn)樵O(shè)計(jì)工具，來(lái)實(shí)現(xiàn)該直擴(kuò)／跳頻混合發(fā)射系統(tǒng)。頂層采用圖形設(shè)計(jì)方式，各個(gè)模塊均采用Verilog語(yǔ)言進(jìn)行設(shè)計(jì)。編碼模塊采用了RS(255，223)碼與卷積碼(2，1，7)相結(jié)合，
關(guān)鍵字： FPGA 混合擴(kuò)頻射機(jī)設(shè)計(jì)

基于FPGA的HDB3碼編碼器優(yōu)化設(shè)計(jì)與分析

摘要：利用四進(jìn)程和結(jié)構(gòu)化設(shè)計(jì)兩種不同的VHDL程序設(shè)計(jì)方法，對(duì)HDB3編碼器進(jìn)行了設(shè)計(jì)、實(shí)現(xiàn)和功能分析。設(shè)計(jì)的兩種編碼器在Quartus Ⅱ7．2中進(jìn)行了功能分析，并且下載到EP2C5T144C6中實(shí)現(xiàn)了HDB3編碼轉(zhuǎn)換功能。分析與實(shí)
關(guān)鍵字： FPGA HDB3 編碼器優(yōu)化設(shè)計(jì)