在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

<menu id="6qfwx"><li id="6qfwx"></li></menu>
    1. <menu id="6qfwx"><dl id="6qfwx"></dl></menu>

      <label id="6qfwx"><ol id="6qfwx"></ol></label><menu id="6qfwx"></menu><object id="6qfwx"><strike id="6qfwx"><noscript id="6qfwx"></noscript></strike></object>
        1. <center id="6qfwx"><dl id="6qfwx"></dl></center>

            首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
            EEPW首頁 >> 主題列表 >> fpga-to-asic

            基于FPGA的UART、USB接口協(xié)議設(shè)計(jì)

            • 一、PC終端概述PC終端,Personal Computer 智能終端,通俗的講,就是利用電腦GUI界面控制我們的外部硬件電路。因此設(shè)計(jì)到了PC與外部硬件電路的通信接口。對(duì)于臺(tái)式電腦、個(gè)人筆記本,最常用的接口就是USB接口、串口、
            • 關(guān)鍵字: FPGA  UART  USB  接口    

            平臺(tái)ASIC架構(gòu)與傳統(tǒng)ASIC設(shè)計(jì)對(duì)比分析

            • 采用先進(jìn)半導(dǎo)體工藝,結(jié)構(gòu)化ASIC平臺(tái)可以提供更多經(jīng)預(yù)定義、預(yù)驗(yàn)證和預(yù)擴(kuò)散的金屬層,并支持各種存儲(chǔ)器接口,能簡(jiǎn)化接口設(shè)計(jì)和時(shí)序問題。本文詳細(xì)介紹了結(jié)構(gòu)化ASIC平臺(tái)的這些特點(diǎn)和性能。 最新的ASIC設(shè)計(jì)架構(gòu)能夠大大
            • 關(guān)鍵字: ASIC  架構(gòu)  對(duì)比分析    

            淺析ISSP結(jié)構(gòu)化ASIC解決方案

            • 結(jié)構(gòu)化專用集成電路(structured ASIC)對(duì)設(shè)計(jì)工程師而言還是一個(gè)新名詞,然而目前已經(jīng)有多家公司正計(jì)劃涉足這一領(lǐng)域。快速硅解決方案平臺(tái)(ISSP)是一種結(jié)構(gòu)化ASIC解決方案,該技術(shù)適合于高速ASIC設(shè)計(jì),這是因?yàn)镮SSP可以
            • 關(guān)鍵字: ISSP  ASIC  方案    

            基于FPGA的電梯控制器系統(tǒng)設(shè)計(jì)

            • 本文首先提出了一種基于有限狀態(tài)機(jī)的電梯控制器算法,然后根據(jù)該算法設(shè)計(jì)了一個(gè)三層電梯控制器,該電梯控制器的正確性經(jīng)過了仿真驗(yàn)證和硬件平臺(tái)的驗(yàn)證。本文的電梯控制器設(shè)計(jì),結(jié)合了深圳信息職業(yè)技術(shù)學(xué)院的實(shí)際電梯
            • 關(guān)鍵字: FPGA  電梯控制器  系統(tǒng)設(shè)計(jì)    

            基于FPGA的真彩VGA顯示的實(shí)現(xiàn)

            • Mif文件在FPGA中的應(yīng)用,主要是在RAM,ROM中,一般用來存儲(chǔ)字模、波形數(shù)據(jù)、信號(hào)采樣、數(shù)據(jù)序列等,可以看做是C語言中的數(shù)組,用來存儲(chǔ)數(shù)據(jù)。Bingo當(dāng)年也是郁悶的很啊,當(dāng)年做電子琴,在Quartus II Memory Initialza
            • 關(guān)鍵字: FPGA  VGA    

            基于FPGA的UPFC控制器IP設(shè)計(jì)

            •  0 引言   統(tǒng)一潮流控制器(Unified Power Flow Con-troller,簡(jiǎn)稱UPFC)是一種可以較大范圍地控制電流使之按指定路經(jīng)流動(dòng)的設(shè)備,它可在保證輸電線輸送容量接近熱穩(wěn)定極限的同時(shí)又不至于過負(fù)荷。控制系統(tǒng)是UPFC的核
            • 關(guān)鍵字: IP  設(shè)計(jì)  控制器  UPFC  FPGA  基于  

            ASIC與ARM的“強(qiáng)手聯(lián)合”

            • ASIC與ARM的“強(qiáng)手聯(lián)合”,引言嵌入式世界的范圍和概念極其廣泛,可以從ASIC到MCU,而ASIC是有著巨大的潛力和創(chuàng)新力的一種技術(shù),盡管它的設(shè)計(jì)非常昂貴,并且所需世界要花費(fèi)數(shù)年,但這依然不影響它的巨大市場(chǎng)潛力。相比而言,單片機(jī)方案就便宜得
            • 關(guān)鍵字: 聯(lián)合  強(qiáng)手  ARM  ASIC  

            基于FPGA的新型脈沖電源控制系統(tǒng)

            • 1引言在同步輻射加速器的電源設(shè)備中,舊的脈沖電源控制系統(tǒng)采用通用的邏輯元器件進(jìn)行設(shè)計(jì),電路復(fù)雜,調(diào)試...
            • 關(guān)鍵字: FPGA  VHDL  脈沖電源  

            j基于FPGA EP2S60的SoPC系統(tǒng)設(shè)計(jì)的綜合優(yōu)化方案

            • j基于FPGA EP2S60的SoPC系統(tǒng)設(shè)計(jì)的綜合優(yōu)化方案,為了提高設(shè)計(jì)性能(有時(shí)甚至只是為了達(dá)到設(shè)計(jì)要求),對(duì)所設(shè)計(jì)的SOPC系統(tǒng)進(jìn)行綜合優(yōu)化是非常必要的。論文結(jié)合具體工程,以Altera公司的FPGA EP2S60為例,探討了SOPC系統(tǒng)設(shè)計(jì)的綜合優(yōu)化方法。

              1 綜合優(yōu)化設(shè)計(jì)的一般流
            • 關(guān)鍵字: 綜合  優(yōu)化  方案  設(shè)計(jì)  系統(tǒng)  FPGA  EP2S60  SoPC  基于  

            基于FPGA高精度浮點(diǎn)運(yùn)算器的FFT設(shè)計(jì)與仿真

            • 摘要 基于IEEE浮點(diǎn)表示格式及FFT算法,提出一種基2FFT的FPGA方法,完成了基于FPGA高精度浮點(diǎn)運(yùn)算器的FFT的設(shè)計(jì)。利用VHDL語言描述了蝶形運(yùn)算過程及地址產(chǎn)生單元,其仿真波形基本能正確的表示輸出結(jié)果。
              關(guān)鍵詞 快速
            • 關(guān)鍵字: FPGA  FFT  高精度  浮點(diǎn)運(yùn)算器    

            基于FPGA的智能驅(qū)動(dòng)控制系統(tǒng)設(shè)計(jì)

            • 智能驅(qū)動(dòng)器以及許多汽車和 ISM 廠商正面臨著滿足新的市場(chǎng)需求和不斷發(fā)展的標(biāo)準(zhǔn)要求所帶來的重重挑戰(zhàn)。在現(xiàn)代工業(yè)和汽車應(yīng)用中,電機(jī)必須具有高效、低噪聲、速度范圍寬、可靠性高、成本合理等特性。在當(dāng)今工廠里,電機(jī)
            • 關(guān)鍵字: FPGA  驅(qū)動(dòng)控制  系統(tǒng)設(shè)計(jì)    

            基于FPGA高速數(shù)據(jù)采集與傳輸?shù)穆暦鶞y(cè)井系統(tǒng)

            • 摘要 針對(duì)測(cè)井中信號(hào)傳輸速度低、操作繁瑣等問題,提出一種高速數(shù)據(jù)采集與傳輸?shù)男路椒?。該設(shè)計(jì)系統(tǒng)采用高速AD轉(zhuǎn)換,以靈活、高效性價(jià)比FPGA芯片-EP1C6為平臺(tái),利用USB傳輸,實(shí)現(xiàn)了基于Verilog的聲幅測(cè)井系統(tǒng)。最終,
            • 關(guān)鍵字: FPGA  高速數(shù)據(jù)  采集  傳輸    

            Stratix V現(xiàn)發(fā)售業(yè)界首款高性能成品28-nm FPGA

            • 以最低的功耗獲得業(yè)界最好的性能。現(xiàn)在開始成品批量發(fā)售Stratix? V FPGA,它在高端應(yīng)用中實(shí)現(xiàn)了業(yè)界最大帶寬和最高系統(tǒng)集成度,非常靈活,降低成本和總功耗。
            • 關(guān)鍵字: FPGA  DSP  

            萊迪思推出升級(jí)版HDR-60攝像機(jī)開發(fā)套件

            • 萊迪思半導(dǎo)體公司(NASDAQ: LSCC)在2月28日至3月1日于德國(guó)紐倫堡舉辦的嵌入式世界展上,宣布發(fā)布升級(jí)版萊迪思HDR-60攝像機(jī)開發(fā)套件,新增加了Helion的圖形用戶界面(GUI)。
            • 關(guān)鍵字: 萊迪思  FPGA  HDR-60  

            三模冗余在ASIC設(shè)計(jì)中的實(shí)現(xiàn)方法

            • 摘要:星載計(jì)算機(jī)系統(tǒng)處于空間輻照環(huán)境中,可能會(huì)受到單粒子翻轉(zhuǎn)的影響而出錯(cuò),三模冗余就是一種對(duì)單粒子翻轉(zhuǎn)有效的容錯(cuò)技術(shù)。通過對(duì)三模冗余加固電路特點(diǎn)的分析,提出了在ASIC設(shè)計(jì)中實(shí)現(xiàn)三模冗余的2種方法。其一是通
            • 關(guān)鍵字: 方法  實(shí)現(xiàn)  設(shè)計(jì)  ASIC  余在  
            共6774條 244/452 |‹ « 242 243 244 245 246 247 248 249 250 251 » ›|

            fpga-to-asic介紹

            您好,目前還沒有人創(chuàng)建詞條fpga-to-asic!
            歡迎您創(chuàng)建該詞條,闡述對(duì)fpga-to-asic的理解,并與今后在此搜索fpga-to-asic的朋友們分享。    創(chuàng)建詞條

            熱門主題

            FPGA-to-ASIC    樹莓派    linux   
            關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
            Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
            《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
            備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473