EEPW首頁(yè) >>
主題列表 >>
fpga-to-asic
fpga-to-asic 文章 進(jìn)入fpga-to-asic技術(shù)社區(qū)
基于FPGA的實(shí)時(shí)視頻圖像采集與顯示系統(tǒng)的設(shè)計(jì)與實(shí)
- 主要針對(duì)目前視頻圖像處理發(fā)展的現(xiàn)狀，結(jié)合FPGA技術(shù)，設(shè)計(jì)了一個(gè)基于FPGA的實(shí)時(shí)視頻圖像采集與顯示系統(tǒng)。系統(tǒng)采用FPGA作為主控芯片，搭栽專用的編碼解碼芯片進(jìn)行圖像的采集與顯示，主要包括解碼芯片的初始化、編碼芯片的初始化、FPGA圖像采集、PLL設(shè)置等幾個(gè)功能模塊。采用FPGA的標(biāo)準(zhǔn)設(shè)計(jì)流程及一些常用技巧來(lái)對(duì)整個(gè)系統(tǒng)進(jìn)行編程。重點(diǎn)在于利用FPFA開發(fā)平臺(tái)對(duì)普通相機(jī)輸出的圖像進(jìn)行采集與顯示，最終能在連接的RCA端口顯示屏顯示。
- 關(guān)鍵字： 顯示系統(tǒng) 設(shè)計(jì) 實(shí)現(xiàn) 采集 圖像 FPGA 實(shí)時(shí) 視頻 基于
基于FPGA的手持式示波器設(shè)計(jì)
- 在此設(shè)計(jì)的低成本手持式示波器是以ADC128S022模／數(shù)轉(zhuǎn)換芯片為數(shù)據(jù)采集前端；使用FPGA片內(nèi)雙口內(nèi)建RAM進(jìn)行數(shù)據(jù)存儲(chǔ)、有限狀態(tài)機(jī)實(shí)現(xiàn)示波器的觸發(fā)控制和顯示驅(qū)動(dòng)；最后再用LCD12864液晶模塊完成終端的低成本圖形顯示。在DE0-Nano FPGA(Altera Cyclone IV)開發(fā)板上的測(cè)試結(jié)果表明，所設(shè)計(jì)的手持式示波器可以實(shí)現(xiàn)模擬信號(hào)任意電平上升沿或下降沿的觸發(fā)測(cè)量；垂直靈敏度和掃描速度調(diào)節(jié)、波形參數(shù)的直接讀出等功能。
- 關(guān)鍵字： 設(shè)計(jì) 示波器 手持 FPGA 基于
京微雅格重磅之作―新版FPGA/CAP設(shè)計(jì)套件Primace5
- 簡(jiǎn)介作為國(guó)內(nèi)唯一一家具有完全自主知識(shí)產(chǎn)權(quán)的FPGA與可配置應(yīng)用平臺(tái)CAP(Configurable Application Platform)產(chǎn)品供應(yīng)商，京微雅格一直在快節(jié)奏的改進(jìn)與產(chǎn)品配套的軟件開發(fā)環(huán)境。最近，新一代FPGA/CAP設(shè)計(jì)套件Primace5
- 關(guān)鍵字： 京微雅格 FPGA CAP設(shè)計(jì)套件 Primace5.0
基于FPGA的八通道超聲探傷系統(tǒng)設(shè)計(jì)
- 文中提出了一種基于FPGA的八通道超聲探傷系統(tǒng)設(shè)計(jì)方案。該系統(tǒng)利用低功耗可變?cè)鲆孢\(yùn)放和八通道ADC構(gòu)成高集成度的前端放大和數(shù)據(jù)采集模塊；采用FPGA和ARM作為數(shù)字信號(hào)處理的核心和人機(jī)交互的通道。為了滿足探傷系統(tǒng)實(shí)時(shí)、高速的要求，我們采用了硬件報(bào)警，缺陷回波峰值包絡(luò)存儲(chǔ)等關(guān)鍵技術(shù)。此外，該系統(tǒng)在小型化和數(shù)字化方面有顯著提高，為便攜式多通道超聲檢測(cè)系統(tǒng)設(shè)計(jì)奠定基礎(chǔ)。
- 關(guān)鍵字： 系統(tǒng) 設(shè)計(jì) 探傷 超聲 FPGA 通道 基于
基于大容量FPGA的多節(jié)點(diǎn)系統(tǒng)的遠(yuǎn)程升級(jí)的實(shí)現(xiàn)
- 引言 多節(jié)點(diǎn)系統(tǒng)，在目前的很多電子系統(tǒng)應(yīng)用場(chǎng)合都可以看到。這種多節(jié)點(diǎn)系統(tǒng)由于具有結(jié)構(gòu)可擴(kuò)展性、 ...
- 關(guān)鍵字： FPGA 多節(jié)點(diǎn)系統(tǒng) 遠(yuǎn)程升級(jí)
Cadence FSP:FPGA-PCB系統(tǒng)化協(xié)同設(shè)計(jì)工具介紹
- Cadence FPGA System Planner（FSP）是一款完整性高的FPGA-PCB系統(tǒng)化協(xié)同設(shè)計(jì)工具。此次主要為大家介紹FPGA Sys ...
- 關(guān)鍵字： Cadence FSP:FPGA-PCB 設(shè)計(jì)工具
學(xué)習(xí)FPGA的一些常見誤區(qū)解讀
- 1、不熟悉FPGA的內(nèi)部結(jié)構(gòu)，不了解可編程邏輯器件的基本原理。FPGA為什么是可以編程的?恐怕很多菜鳥不知道，他們也不想知道。因?yàn)樗麄冇X得這是無(wú)關(guān)緊要的。他們潛意識(shí)的認(rèn)為可編程嘛，肯定就是像寫軟件一樣啦。軟件編
- 關(guān)鍵字： FPGA
基于FPGA的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方案
- 摘要：本設(shè)計(jì)采用了以FPGA作為主控邏輯模塊，從而實(shí)現(xiàn)了數(shù)據(jù)的硬件采集。設(shè)計(jì)中采用了自頂向下的方法，并將FPGA依 ...
- 關(guān)鍵字： FPGA 數(shù)據(jù)采集系統(tǒng)
基于FPGA的汽車ECU設(shè)計(jì)充分符合AUTOSAR和ISO 26262標(biāo)準(zhǔn)（四）
- 用戶可以將在 MCU 和 BSW 層中綜合的外設(shè)和硬件協(xié)處理器設(shè)置成高智能化水平，以釋放 CPU 時(shí)間，從而簡(jiǎn)化車載 ...
- 關(guān)鍵字： FPGA ECU設(shè)計(jì) AUTOSAR ISO 26262
fpga-to-asic介紹
您好，目前還沒有人創(chuàng)建詞條fpga-to-asic!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga-to-asic的理解，并與今后在此搜索fpga-to-asic的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga-to-asic的理解，并與今后在此搜索fpga-to-asic的朋友們分享。 創(chuàng)建詞條
fpga-to-asic電路
fpga-to-asic相關(guān)帖子
fpga-to-asic資料下載
fpga-to-asic專欄文章
熱門主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473