fpga-to-asic 文章進入fpga-to-asic技術(shù)社區(qū)

基于FPGA的視頻圖像分割技術(shù)設(shè)計與應用

數(shù)字硬盤錄像機是一種性價比很高的視頻監(jiān)控解決方案，具有對圖像/語音進行長時間錄像、錄音、遠程監(jiān)控和控制...
關(guān)鍵字： DSP FPGA 視頻編碼器

Digilent Nexys3 FPGA開發(fā)板評測（三）

　　演示程序　　設(shè)計工具對于選擇FPGA進行設(shè)計是非常重要的一個部分，Xilinx公司提供了強大的集成設(shè)計工具ISE Design Suite。Spartan-6系列FPGA芯片也是適用于Xilinx所倡導的目標設(shè)計平臺，豐富的IP資源是設(shè)計變得更加靈活、方便。Digilent也提供了豐富的Demo程序和參考設(shè)計，可以在其官網(wǎng)免費下載。　　本文的演示程序分為兩種版本，分別基于ISE和EDK。可以了解如何在ISE環(huán)境下進行FPGA的設(shè)計以及如何用EDK搭建系統(tǒng)平臺。該演示程序主要是如何控制N
關(guān)鍵字： Digilent FPGA

基于GPS的恒溫晶振頻率校準系統(tǒng)的設(shè)計與實現(xiàn)

針對目前廣泛對高精度頻率源的需求，利用FPGA設(shè)計一種恒溫晶振頻率校準系統(tǒng)。系統(tǒng)以GPS接收機提供的秒脈沖信號為基準源，通過結(jié)合高精度恒溫晶振短期穩(wěn)定度高與GPS長期穩(wěn)定特性好、跟蹤保持特性強的優(yōu)點，設(shè)計數(shù)字鎖相環(huán)調(diào)控恒溫晶振的頻率。詳細闡述系統(tǒng)的設(shè)計原理及方法，測試結(jié)果表明，恒溫晶振的頻率可快速被校準到10 MHz，頻率偏差小于0．01Hz，具有良好的長期穩(wěn)定性，適合在多領(lǐng)域中作為時間頻率的標準。
關(guān)鍵字：頻率校準恒溫晶振數(shù)字鎖相環(huán) FPGA

從FPGA的制程競賽看英特爾與Fabless的后續(xù)變化

　　在Altera宣布進入采用英特爾的14奈米三閘極電晶體制程后，賽靈思(Xilinx)也不甘示弱，宣布進入全新的產(chǎn)品線進入臺積電(TSMC)20奈米的投片時程，并于今年第四季取得少量樣本，明年第一季正式進入量產(chǎn)時程。　　然而，同樣也是采取臺積電的20奈米制程，Altera旗下的Arria10FPGA，則是在2014年初提供樣本販售，單以臺積電的20奈米制程的進度上來說，Altera落后賽靈思約有一季的時間。但相對的，Altera在14奈米三閘極電晶體制程，向英特爾靠攏，將于今年提供測試晶片。就這方面
關(guān)鍵字： Altera FPGA

Xilinx首個ASIC級UltraScale可編程架構(gòu)-常見問題

賽靈思將在2013年7月10日宣布推出什么產(chǎn)品?
關(guān)鍵字：賽靈思 UltraScale ASIC

Xilinx首個ASIC級可編程架構(gòu)20nm All Programmable器件開始投片

All Programmable FPGA、SoC和3D IC的全球領(lǐng)先企業(yè)賽靈思公司 (Xilinx, Inc. (NASDAQ:XLNX) )日前宣布，延續(xù)28nm工藝一系列行業(yè)創(chuàng)新，在20nm工藝節(jié)點再次推出兩大行業(yè)第一：投片半導體行業(yè)首款20nm器件，也是可編程邏輯器件(PLD)行業(yè)首款20nm All Programmable器件;發(fā)布行業(yè)第一個ASIC級可編程架構(gòu)UltraScale?。
關(guān)鍵字：賽靈思 ASIC UltraScale

三原則助力FPGA系統(tǒng)設(shè)計

　　一.面積與速度的平衡互換原則　　這里的面積指的是FPGA的芯片資源，包括邏輯資源和I/O資源等;這里的速度指的是FPGA工作的最高頻率(和DSP或者ARM不同，F(xiàn)PGA設(shè)計的工作頻率是不固定的，而是和設(shè)計本身的延遲緊密相連)。在實際設(shè)計中，使用最小的面積設(shè)計出最高的速度是每一個開發(fā)者追求的目標，但是“魚和熊掌不可兼得”，取舍之間展示了一個開發(fā)者的智慧。　　1.速度換面積　　速度優(yōu)勢可以換取面積的節(jié)約。面積越小，就意味著可以用更低的成本來實現(xiàn)產(chǎn)品的功能。速度換面積的
關(guān)鍵字： FPGA DSP

Xilinx UltraScale 架構(gòu)—業(yè)界首款ASIC級All Programmable架構(gòu)

現(xiàn)在，人們需要采用一種創(chuàng)新型架構(gòu)來管理數(shù)百Gbps的系統(tǒng)性能，以實現(xiàn)全線速下的智能處理能力，并擴展至Tb級性能和每秒10億次浮點運算水平。
關(guān)鍵字：賽靈思 DSP ASIC UltraScale RAM

避免下一個雄心勃勃的產(chǎn)品發(fā)布遭遇擱淺

工業(yè)、航空航天和國防系統(tǒng)中常見之 24V 至 28V 中間總線與新式數(shù)字處理器之輸入電源電壓之間不斷加大的差距帶來了設(shè)計風險，有可能輕易導致系統(tǒng)故障、有毒煙霧甚至更加糟糕的火災。
關(guān)鍵字：凌力爾特 FPGA

常見問題解答：賽靈思采用首個ASIC級UltraScale可

1. 賽靈思將在2013年7月10日宣布推出什么產(chǎn)品？賽靈思宣布20nm兩項新的行業(yè)第一，延續(xù)28nm工藝節(jié)點上一系列業(yè)界創(chuàng)新優(yōu)勢： middot; 賽靈思宣布開始投片半導體行業(yè)首款20nm器件以及投片PLD行業(yè)首款20nm All
關(guān)鍵字： UltraScale ASIC 賽靈思可編程

物聯(lián)網(wǎng)融合自動化推動高效生產(chǎn)模式變革

　　伴隨物聯(lián)網(wǎng)技術(shù)應用的擴展，工業(yè)生產(chǎn)與其結(jié)合的趨勢越發(fā)明顯，如今自動化生產(chǎn)模式與物聯(lián)網(wǎng)技術(shù)更有不斷融合的趨勢，或帶來更高效的生產(chǎn)模式變革。　　現(xiàn)代工業(yè)生產(chǎn)尤其是自動化生產(chǎn)過程中，要用各種傳感器來監(jiān)視和控制生產(chǎn)過程中的各個參數(shù)，使設(shè)備工作在正常狀態(tài)或最佳狀態(tài)，并使產(chǎn)品達到最好的質(zhì)量。因此可以說，沒有眾多的優(yōu)良的傳感器，現(xiàn)代化生產(chǎn)也就失去了基礎(chǔ)。　　專家表示自物聯(lián)網(wǎng)誕生以來，很多工業(yè)自動化業(yè)內(nèi)人士認為物聯(lián)網(wǎng)將為工業(yè)自動化加速發(fā)展增加新的引擎，隨著物聯(lián)網(wǎng)與工業(yè)自動化的深度融合。　　目前物聯(lián)網(wǎng)與工業(yè)
關(guān)鍵字：物聯(lián)網(wǎng) FPGA SoC

美高森美發(fā)布System Builder設(shè)計工具

致力于提供低功耗、高安全性、高可靠性以及高性能半導體技術(shù)產(chǎn)品的領(lǐng)先供應商美高森美公司(Microsemi Corporation，紐約納斯達克交易所代號：MSCC) 宣布SmartFusion?2 SoC FPGA用戶現(xiàn)在可以獲益于其新近發(fā)布的系統(tǒng)創(chuàng)建器(System Builder)設(shè)計工具。
關(guān)鍵字：美高森美 FPGA 嵌入式

ASIC設(shè)計服務何去何從？高端應用和中國客戶是兩大關(guān)鍵詞

“Is ASIC dead ?”這是剛剛落下帷幕的2013“深圳(國際)集成電路創(chuàng)新與應用展”(China IC Expo，簡稱CICE)上業(yè)界熱議的一個話題。的確，現(xiàn)如今FPGA越來越“強勢”，越來越多地將ARM核、MCU、DSP等融合進來，在性能和功耗上對ASIC進行全面圍堵。不只如此，當硅制造技術(shù)進入到28nm甚至更低節(jié)點時，芯片制造動輒上百萬美金的NRE費用也讓系統(tǒng)設(shè)計公司吃不消。
關(guān)鍵字：富士通 ASIC FPGA

美高森美推出高集成度IGLOO2拓寬FPGA產(chǎn)品組合

　美高森美公司(Microsemi Corporation) 現(xiàn)在宣布推出用于工業(yè)、商業(yè)、航空、國防、通信和安全應用的IGLOO?2現(xiàn)場可編程門陣列(FPGA)系列產(chǎn)品。基于非易失性快閃技術(shù)的IGLOO2 FPGA器件具有最多的主流FPGA特性功能，包括通用輸入/輸出(GPIOs)、5G SERDES接口，以及現(xiàn)今市場上很多相似器件都提供的PCI Express? endpoint，并且具有業(yè)界唯一的高性能存儲器子系統(tǒng)。
關(guān)鍵字：美高森美 FPGA IGLOO2

國內(nèi)FPGA如何因地制宜探索FPGA研制與應用發(fā)展新道路

　　歸納而言，國產(chǎn)FPGA產(chǎn)業(yè)化之路的主要挑戰(zhàn)仍然表現(xiàn)在專業(yè)人才缺、產(chǎn)業(yè)周期長、技術(shù)門檻高及投入資金大。加之其他外部因素，例如市場需求變化頻、整機研發(fā)周期短、芯片更新?lián)Q代快、產(chǎn)品成本控制低、配套生產(chǎn)能力弱、培育引導環(huán)境缺等因素，給國產(chǎn)FPGA的研制單位無形中增加了更大的壓力。　　國內(nèi)的FPGA廠商應該因地制宜，在跟隨半導體工藝改進步伐的同時，結(jié)合市場細分需求的變化，利用系統(tǒng)整合與設(shè)計服務的競爭優(yōu)勢，探索FPGA研制與應用發(fā)展的新道路。　　面向細分的應用市場，實現(xiàn)芯片級的整合理念，包括探討可
關(guān)鍵字： FPGA IP授權(quán)