- Analog Devices, Inc. (ADI: NASDAQ) 最近推出一款快速原型制作套件，其可簡化寬動態(tài)范圍 GSPA 數據轉換器到 FPGA(現場可編程門陣列)的連接。 數字和模擬設計人員可以采用快速原型制作套件 AD-FMCDAQ2-EBZ ，在主要的 FPGA 平臺(包括 Xilinx 的 UltraScale FPGA，以及 Zynq 用于雷達、儀器儀表、無線電和其它數據采集應用的所有可編程 SoC 器件)上快速地對高速 JEDEC JESD204B SerDes(串行器/解串器)G
- 關鍵字：
ADI FPGA SoC
- 如果設計中有多個模塊，每個模塊內部有許多寄存器或者存儲塊需要配置或者提供讀出那么實現方式有多種，主要如下：
實現方式一：可以在模塊頂部將所有寄存器引出，提供統(tǒng)一的模塊進行配置和讀出。這種方式簡單是簡單，但是頂層連接工作量較大，并且如果配置個數較多，導致頂層中寄存器的數目也會較多。
實現方式二：通過總線進行連接，為每個模塊分配一個地址范圍。這樣寄存器等擴展就可以在模塊內部進行擴展，而不用再頂層進行過多的頂層互聯。如下圖所示：
?
那如果進行總線的選擇，那么有一種
- 關鍵字：
FPGA AVALON
- 有個笑話說，有個病人感冒了，于是去看醫(yī)生，醫(yī)生診斷后說，你得了感冒，但是我只會治療肺炎，不如你回家再澆點涼水，把病惡化成肺炎，那我能治了。這個笑話展示了庸醫(yī)誤人。但是另一方面，從邏輯上來講，醫(yī)生則是一個把未知問題轉化成已知問題的高手。
不說笑話，下面出兩個題目，其分別是
問題1：運用數字電路，如何將一個時鐘域的上升沿，轉換成另一個時鐘域的脈沖信號(單周期信號)。
問題2：運用數字電路，如何將一個時鐘域的脈沖信號(單周期信號)，轉換成另一個時鐘域的上升沿。
可能乍一看，這兩個題目
- 關鍵字：
FPGA 數字電路
- 當下，最火的學問莫過于《大數據》，大數據的核心思想就是通過科學統(tǒng)計，實現對于社會、企業(yè)、個人的看似無規(guī)律可循的行為進行更深入和直觀的了解。FPGA的可測性也可以對FPGA內部“小數據”的統(tǒng)計查詢，來實現對FPGA內部BUG的探查。
可測性設計對于FPGA設計來說，并不是什么高神莫測的學問。FPGA的可測性設計的目的在設計一開始，就考慮后續(xù)問題調試，問題定位等問題。要了解FPGA可測性設計，只不過要回答幾個問題，那就是：
(1) 設計完成如何進行測試?
(2)
- 關鍵字：
FPGA JTAG
- 在傳統(tǒng)的大規(guī)模ASIC和SoC設計中，芯片的物理空間大致可分為用于新的定制邏輯、用于可復用邏輯(第三方IP或傳統(tǒng)的內部IP)和用于嵌入式存儲三部分。
當各廠商為芯片產品的市場差異化(用于802.11n的無線DSP+RF、藍牙和其他新興無線標準)而繼續(xù)開發(fā)各自獨有的自定義模塊，第三方IP(USB核、以太網核以及CPU/微控制器核)占用的芯片空間幾乎一成未變時，嵌入式存儲器所占比例卻顯著上升(參見圖1)。
圖1：當前的ASIC和SoC設計中，嵌入式存儲器在總可用芯片
- 關鍵字：
ASIC SoC 存儲器
- 作為FPGA工程師來說，碰到新的問題是設計中最常見的事情了，技術發(fā)展趨勢日新月異，所以經常會有新的概念，新的需求，新的設計等待去實現。不是每個通過BAIDU或者GOOGLE都有答案。
因此，新的設計經常會有，那如何實現?
假設，FPGA需要設計一個接口模塊，那我們就需要了解一下幾個問題：
(1) 同步接口還是異步接口模塊;
(2) 有哪些信號，功能是什么?
(3) 信號之間時序關系是什么?
(4) 傳遞的效率能夠達到多少;
(5) 等等!
誰會給予這些答
- 關鍵字：
FPGA 測試 接口
- 寫在coding之前的那些鐵律
(1)注釋： 好的代碼首先必須要有注釋，注釋至少包括文件注釋，端口注釋，功能語句注釋。
文件注釋：文件注釋就是一個說明文：這通常在文件的頭部注釋，用于描述代碼為那個工程中，由誰寫的，日期是多少，功能描述，有哪些子功能，及版本修改的標示。這樣不論是誰，一目了然。即使不寫文檔，也能知道大概。
接口描述：module的接口信號中，接口注釋描述模塊外部接口，例如AHB接口，和SRAM接口等等。這樣讀代碼的人即可能夠判斷即模塊將AHB接口信號線轉換成SRAM接口
- 關鍵字：
FPGA coding 時序
- 1 項目背景
1.1 研究背景
LCD顯示屏的應用越來越廣，數量越來越多。LCD顯示屏應用廣泛，無處不在。小到家庭各種電器設備，大到軍事設備。更常見是用于各種公共場合如體育館、廣場等商業(yè)用途。給我們傳遞一種更為直觀、生動的信息。從此我們的生活發(fā)生了巨大改變。巨大的應用巨大的市場帶來了巨大的商機。傳統(tǒng)的顯示器大多采用控制系統(tǒng)與顯示界面集成在一起的方案，不便于實時管理與有效維護，不便于及時更新;也不便于人親臨惡劣的工作環(huán)境下進行人為操控。LED顯示屏用戶迫切需要實現對LED顯示屏的遠程控制。
- 關鍵字：
FPGA LCD Microblaze
- 卷積碼是廣泛應用于衛(wèi)星通信、無線通信等各種通信系統(tǒng)的信道編碼方式。Viterbi算法是一種最大似然譯碼算法。在碼的約束度較小時，它比其它概率譯碼算法效率更高、速度更快，譯碼器的硬件結構比較簡單。隨著可編程邏輯技術的不斷發(fā)展，其高密度、低功耗、使用靈活、設計快速、成本低廉、現場可編程和反復可編程等特性，使FPGA逐步成為Viterbi譯碼器設計的最佳方法。項目目的是用FPGA實現一個Viterbi譯碼器。
一、譯碼器功能分析
譯碼器是一種具有“翻譯”功能的邏輯電路，這
- 關鍵字：
FPGA Viterbi 譯碼器
- 項目研究的目的和主要研究內容
研究目的
為了遠程對現場進行設備管理和環(huán)境監(jiān)控，并簡化現場監(jiān)控設備，有效地提高整個系統(tǒng)的穩(wěn)定性和安全性。擬開發(fā)一款遠程控制器，簡稱RCM遠控器。該遠控器將集現場數據采集、多種通信協議轉換、故障告警、應急控制、智能聯動、內嵌WEB配置頁等多項功能。
主要研究內容
1.遠程監(jiān)控系統(tǒng)
遠程監(jiān)控系統(tǒng)總體結構(如圖1所示)，其中主要研究內容為RCM遠控器。
?
圖 1
遠控器通過RJ45與TCP/IP網絡開放式網絡相
- 關鍵字：
FPGA DSP RCM
- 1設計摘要
1.1項目背景
漢字作為非字母化、非拼音化的文字，在當今高度信息化的社會里，如何快速高效地將漢字輸入計算機，已成為影響人機交流信息效率的一個重要瓶頸。目前，漢字輸入主要分為人工鍵盤輸入和機器自動識別輸入兩種，其中人工鍵入速度慢且勞動強度大。自動識別輸入分為語音識別和漢字識別兩種，其中漢字識別是將漢字點陣圖形轉換成電信號，然后輸入給數字信號處理器或計算機進行處理，依據一定的分類算法在漢字字符集合中識別出與之相匹配的漢字。因此，研究脫機手寫體漢字識別的目的就是解決漢字信息如何高速輸
- 關鍵字：
FPGA 神經網絡 漢字識別
- 多串口數據通信技術主要研究數據的多串口采集、存儲和處理。由于串口通信技術的廣泛應用，使得多串口采集卡一直是研究的熱點，從早期的基于PCI總線的多串口數據采集卡到后來的基于USB的多串口數據采集卡，以及現在的基于USB3.0的多串口數據采集卡。
PCI采集卡由于使用不方便，逐漸被淘汰，目前USB傳輸系統(tǒng)被廣泛應用。USB2.0理論傳輸速度為480Mb/s，而USB3.0的傳輸速率可高達5Gb/s，且在USB2.0的基礎上又增加了超高速傳輸模式。本文設計的系統(tǒng)中有80個485傳輸通道，每個通道的速率
- 關鍵字：
USB3.0 FPGA PCI
- 廣東高云半導體科技股份有限公司(以下簡稱“高云半導體”)今日宣布推出擁有完全自主知識產權的現場可編程門陣列(FPGA)朝云™產品系列?？蓮V泛用于通信網絡、工業(yè)控制、工業(yè)視頻、服務器、消費電子等領域，幫助用戶降低開發(fā)風險，迅速克服產品上市時間帶來的挑戰(zhàn)。
朝云™產品系列在目前FPGA市場上處于中密度范圍，邏輯單元從18K LUT到100K LUT。其中有兩個家族產品，分別為GW2A和GW3S。前者采用臺積電(TSMC)的55nm工藝，后者采用臺積電的
- 關鍵字：
高云 FPGA GW2A
- 2014年10月29日 上海IC-China訊，廣東高云半導體科技股份有限公司(簡稱高云半導體)今日召開新產品發(fā)布會，宣布推出擁有我國完全自主知識產權的三大產品計劃：
現場可編程門陣列(FPGA)朝云™產品系列;
現場可編程門陣列(FPGA)云源™設計軟件;
基于現場可編程門陣列(FPGA)的IP軟核平臺—星核計劃。
擁有完全自主知識產權的現場可編程門陣列(FPGA)朝云™產品系列。
- 關鍵字：
FPGA 高云 朝云
- 隨著航空電子技術的不斷發(fā)展，現代機載視頻圖形顯示系統(tǒng)對于實時性等性能的要求日益提高。常見的系統(tǒng)架構主要分為三種：
(1)基于GSP+VRAM+ASIC的架構，優(yōu)點是圖形ASIC能夠有效提高圖形顯示質量和速度，缺點是國內復雜ASIC設計成本極高以及工藝還不成熟。
(2)基于DSP+FPGA的架構，優(yōu)點是，充分發(fā)揮DSP對算法分析處理和FPGA對數據流并行執(zhí)行的獨特優(yōu)勢，提高圖形處理的性能;缺點是，上層CPU端將OpenGL繪圖函數封裝后發(fā)給DSP，DSP拆分后再調用FPGA，系統(tǒng)的集成度不高
- 關鍵字：
FPGA DSP ASIC
fpga-to-asic介紹
您好，目前還沒有人創(chuàng)建詞條fpga-to-asic!
歡迎您創(chuàng)建該詞條，闡述對fpga-to-asic的理解，并與今后在此搜索fpga-to-asic的朋友們分享。
創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
