fpga-to-asic 文章進(jìn)入fpga-to-asic技術(shù)社區(qū)

基于FPGA的多傳感器管道內(nèi)漏磁檢測系統(tǒng)

　　針對傳統(tǒng)管道漏磁檢測器檢測精度的不足，提出了新式的基于FPGA的高精度管道漏磁檢測系統(tǒng)設(shè)計，以適應(yīng)813mm管徑的管道檢測任務(wù)。主要介紹了系統(tǒng)邏輯設(shè)計，實(shí)現(xiàn)了多達(dá)400路傳感器漏磁檢測信號的采集與存儲。該設(shè)計融合了多種總線協(xié)議，可有效解決管道漏磁檢測中的采集速率、功耗和精度的問題。經(jīng)實(shí)驗(yàn)驗(yàn)證，方案切實(shí)可行，為設(shè)計高精度管道漏磁檢測系統(tǒng)提供了新的解決方案。　　基于FPGA的多傳感器管道內(nèi)漏磁檢測系統(tǒng).pdf
關(guān)鍵字： FPGA 傳感器

基于路徑延時匹配的硬件IP核知識產(chǎn)權(quán)保護(hù)方法

　　摘要：隨著集成電路產(chǎn)業(yè)的迅速發(fā)展，集成電路設(shè)計的安全性越來越受重視，電路設(shè)計盜用等知識產(chǎn)權(quán)(IP)侵權(quán)行為嚴(yán)重?fù)p害了設(shè)計者和消費(fèi)者的權(quán)益，阻礙了集成電路產(chǎn)業(yè)的發(fā)展。本文提出了一種有效保護(hù)IP核的方法，通過設(shè)計一個保護(hù)電路，控制功能電路運(yùn)行結(jié)果的輸出，在消費(fèi)者未取得合法授權(quán)時,功能電路無法正常工作，從而達(dá)到了保護(hù)電路的目的。本文將該保護(hù)方法運(yùn)用在實(shí)際的電路上，進(jìn)行仿真并驗(yàn)證了該方法的有效性。　　引言　　隨著片上系統(tǒng)SoC的迅速發(fā)展，IP復(fù)用的知識產(chǎn)權(quán)保護(hù)問題日益嚴(yán)重，危害了設(shè)計者和消費(fèi)者的權(quán)益[
關(guān)鍵字： IP核 FPGA 寄存器 IP固核 RDY 201412

智能工業(yè)促使芯片變革

　　摘要：制造業(yè)革命需要大量的工業(yè)機(jī)器人、PLC、電機(jī)，F(xiàn)PGA及模擬芯片廠商需要因應(yīng)新的工業(yè)需求，推出新型的芯片或模塊解決方案。　　機(jī)器人需要新型芯片及模組　　世界機(jī)器人市場　　現(xiàn)代工業(yè)正逐漸由“工業(yè)自動化”向“工業(yè)智能化”邁進(jìn)，傳統(tǒng)制造業(yè)正開啟“智”造之門。實(shí)現(xiàn)工業(yè)智能化需要更高安全性、可靠性的工業(yè)以太網(wǎng)、更高精確度的運(yùn)動控制技術(shù)以及馬達(dá)控制解決方案等，機(jī)器人就是綜合體現(xiàn)這種智能化的設(shè)備之一。　　據(jù)統(tǒng)計，世界機(jī)器人
關(guān)鍵字：機(jī)器人以太網(wǎng) FPGA PLC 201412

利用FPGA實(shí)現(xiàn)的FFT變換設(shè)計

　　隨著集成電路的飛速發(fā)展，在圖像處理，通信和多媒體等很多領(lǐng)域中，數(shù)字信號處理技術(shù)已經(jīng)被廣泛應(yīng)用。快速傅立葉變換(FFT)算法的提出，使得數(shù)字信號處理的運(yùn)算時間上面縮短了好幾個數(shù)量級。因此對FFT算法及其實(shí)現(xiàn)方法的研究具有很強(qiáng)的理論和現(xiàn)實(shí)意義。　　1 FFT算法及其實(shí)現(xiàn)方法　　現(xiàn)場可編程門陣列FPGA是一種可編程使用的信號處理器件，其運(yùn)算速度高，內(nèi)置高速乘法器可實(shí)現(xiàn)復(fù)雜累加乘法運(yùn)算;同時其存儲量大，無需外接存儲器就可實(shí)現(xiàn)大量數(shù)據(jù)運(yùn)算;而且算法實(shí)現(xiàn)簡單，通過VHDL編程語言可輕松實(shí)現(xiàn)功能開發(fā)，縮短了
關(guān)鍵字： FPGA FFT

Plunify從Lanza techVentures獲得融資

　　開創(chuàng)性FPGA軟件供應(yīng)商Plunify® Pte. Ltd.今日宣布，從早期風(fēng)險資本投資公司Lanza techVentures獲得一輪融資。　　此次所獲投資將被用于發(fā)展Plunify的銷售和技術(shù)支持渠道，擴(kuò)展其市場團(tuán)隊，以推動專用于FPGA設(shè)計的InTimeTM時序收斂加速軟件。Lanza techVentures總經(jīng)理Lucio Lanza將成為Plunify董事會的一員。Lanza techVentures的自由合伙人Mark Templeton將擔(dān)任公司顧問。　　Lanza t
關(guān)鍵字： FPGA Plunify 時序收斂

一種節(jié)能型可升級異步FIFO的FPGA實(shí)現(xiàn)

　　現(xiàn)代數(shù)字系統(tǒng)中，異步FIFO是一種被廣泛應(yīng)用于跨時鐘域進(jìn)行數(shù)據(jù)傳輸?shù)挠行Х绞健．惒紽IFO主要應(yīng)用于兩種不同時鐘域的數(shù)據(jù)傳輸，這意味著數(shù)據(jù)的寫入在一個時鐘域，而數(shù)據(jù)的讀出卻在另一個時鐘域，兩個時鐘完全異步[1]?，F(xiàn)代通信系統(tǒng)中，特別是在移動通信系統(tǒng)中，人們對于節(jié)能型的產(chǎn)品提出了更高的要求。隨著技術(shù)的發(fā)展，F(xiàn)PGA的技術(shù)、性能、穩(wěn)定性等指標(biāo)已經(jīng)得到很大提高，同時FPGA廠商為不同的應(yīng)用開發(fā)提供了各種IP核，大大減少了產(chǎn)品的開發(fā)周期，在各大FPGA廠商中，Xilinx的IP核應(yīng)用比較廣泛。但其IP核卻沒有
關(guān)鍵字： FIFO FPGA

超過15,000個美高森美太空產(chǎn)品配置于長達(dá)10年的羅塞塔號探測器任務(wù)

　　致力于在電源、安全、可靠和性能方面提供差異化半導(dǎo)體技術(shù)方案的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation)祝賀歐洲太空總署(ESA)、美國國家航空航天局(NASA)和其合作伙伴的羅塞塔號(Rosetta)探測器成功實(shí)現(xiàn)了觀測67P/Churyumov-Gerasimenko彗星的任務(wù)目標(biāo)。　　超過15,000個美高森美高可靠性創(chuàng)新太空產(chǎn)品，比如跨越多項(xiàng)技術(shù)的FPGA、二極管、晶體管和集成電路用于這個長達(dá)10年、跨越40億英里的關(guān)鍵任務(wù)應(yīng)用中，并且繼續(xù)支持該任務(wù)進(jìn)行多種研究項(xiàng)目
關(guān)鍵字：美高森美 FPGA 晶體管

FPGA研發(fā)之道(21)-雞肋?

　　通常認(rèn)為，SOPC是FPGA設(shè)計中的雞肋，“棄之可惜，食之無味”。誠然，SOPC一直不是FPGA的主流應(yīng)用設(shè)計，制約主要因素則是性能，因?yàn)樽鳛樘幚砥魇褂脮r，處理器主頻是其應(yīng)用范圍的瓶頸(SOPC的軟核處理器一般運(yùn)行幾十兆到百兆，而一般的嵌入式處理器系統(tǒng)在幾百兆到Ghz的主頻)。但是若因此說成“雞肋”，也確實(shí)夸張。廠家推出SOPC的設(shè)計，其優(yōu)點(diǎn)主要有一下幾點(diǎn)，其一：是差異化競爭的需要。其二，擴(kuò)大應(yīng)用范圍，爭取更多的軟件工程師能夠從事FPGA設(shè)計。其三，可以
關(guān)鍵字： FPGA SOPC

FPGA研發(fā)之道(20)-片上系統(tǒng)

　　從最初的占地170平方的第一代ENIAC計算機(jī)開始，計算機(jī)開始了不斷集成化、小型化的發(fā)展之旅。現(xiàn)今在單一芯片內(nèi)部已經(jīng)能夠集處理器，存儲，各型協(xié)處理器等，從而形成的強(qiáng)大的單芯片的片上系統(tǒng)(SOC)，而這些片上系統(tǒng)已存在于生活的方方面面。因此FPGA內(nèi)部支持片上系統(tǒng)，也算不上是新奇的事情了。ALTERA和XILINX已各自推出了各自應(yīng)用片上系統(tǒng)(FPGA領(lǐng)域稱之為SOPC，因此其片上系統(tǒng)可以根據(jù)業(yè)務(wù)需求來定義)。　　只需幾K的資源，就能實(shí)現(xiàn)一個SOC的最小系統(tǒng)，對于FPGA工程師來說，沒什么比這個更有
關(guān)鍵字： FPGA SOC NIOSII

FPGA研發(fā)之道(19)- “背靠大樹好乘涼”--總線(下)

　　如果說在PC時代，壟斷PC江湖的是WINTEL(微軟和英特爾)，那么在移動互聯(lián)網(wǎng)時代，最具有這個潛質(zhì)的就是谷歌的andriod操作系統(tǒng)和ARM芯片?；贏RM公司授權(quán)的各型ARM處理器，基本上在各型嵌入式終端設(shè)備占據(jù)了壟斷地位。“背靠大樹好乘涼”，因此，用于作為ARM處理做片上系統(tǒng)互聯(lián)的AMBA總線標(biāo)準(zhǔn)亦成為業(yè)界應(yīng)用最廣泛的標(biāo)準(zhǔn)。　　AMBA總線事實(shí)上為三個總線標(biāo)準(zhǔn)的合集，分別是AHB、ASB、APB。ASB已逐漸被AHB所取代，現(xiàn)在使用最廣泛的為AHB和APB總線，以及最
關(guān)鍵字： FPGA ARM xilinx

Plunify的InTime設(shè)計優(yōu)化軟件可支持Altera 的FPGA和SoC

　　開創(chuàng)性FPGA軟件供應(yīng)商Plunify® Pte. Ltd.今日發(fā)布其支持Altera 的FPGA和SoC的InTimeTM設(shè)計優(yōu)化軟件。　　Plunify的InTime軟件借助于運(yùn)算資源和機(jī)器學(xué)習(xí)技術(shù)，快速地生成解決設(shè)計問題的優(yōu)化策略。　　Altera軟件和IP市場總監(jiān)Alex Grbic說，“我們很高興Plunify能成為我們的合作伙伴。與Plunify這樣的公司合作使我們可以向客戶提供更多相互支持的解決方案。” 　　Plunify的InTime軟件能為A
關(guān)鍵字： FPGA Altera SoC

基于FPGA的軟件無線電平臺設(shè)計

　　軟件無線電的出現(xiàn)，是無線電通信從模擬到數(shù)字、從固定到移動后，由硬件到軟件的第三次變革。簡單地說，軟件無線電就是一種基于通用硬件平臺，并通過軟件可提供多種服務(wù)的、適應(yīng)多種標(biāo)準(zhǔn)的、多頻帶多模式的、可重構(gòu)可編程的無線電系統(tǒng)。軟件無線電的關(guān)鍵思想是，將AD(DA)盡可能靠近天線和用軟件來完成盡可能多的無線電功能。　　蜂窩移動通信系統(tǒng)已經(jīng)發(fā)展到第三代，3G系統(tǒng)進(jìn)入商業(yè)運(yùn)行一方面需要解決不同標(biāo)準(zhǔn)的系統(tǒng)間的兼容性;另一方面要求系統(tǒng)具有高度的靈活性和擴(kuò)展升級能力，軟件無線電技術(shù)無疑是最好的解決方案。用ASI
關(guān)鍵字： FPGA ASIC

安森美半導(dǎo)體與ICs LLC合作，開發(fā)用于軍事及航空應(yīng)用的抗輻射加固ASIC

　　推動高能效創(chuàng)新的安森美半導(dǎo)體(ON Semiconductor)與ICs LLC達(dá)成授權(quán)/開發(fā)協(xié)議，將能夠抗輻射的專用集成電路(ASIC)推向市場。通過這協(xié)議產(chǎn)生的抗輻射加固設(shè)計(RHBD) ASIC將基于安森美半導(dǎo)體的ONC110 110納米(nm)工藝，用于ASIC設(shè)計及生產(chǎn)。引入RHBD ASIC擴(kuò)展了公司包含遵從國際武器貿(mào)易規(guī)章認(rèn)證(ITAR)、美國國防微電子業(yè)務(wù)處(DMEA)可信供應(yīng)商認(rèn)證及DO-254支援的軍事及航空產(chǎn)品陣容。　　輻射測試已經(jīng)顯示這些ASIC在遭受超過100 MeVcm
關(guān)鍵字：安森美半導(dǎo)體 ASIC

基于FPGA的LCD顯示遠(yuǎn)程更新

LED顯示屏的廣泛應(yīng)用使用戶迫切需要實(shí)現(xiàn)對其遠(yuǎn)程控制，本文詳細(xì)的介紹了LCD顯示的遠(yuǎn)程更新，想要了解全面的信息請參照文章。
關(guān)鍵字： FPGA LCD 遠(yuǎn)程更新 TCP/IP協(xié)議

Altera和IBM發(fā)布具有一致性共享存儲器的FPGA加速POWER系統(tǒng)

　　Altera公司和IBM今天發(fā)布了業(yè)界第一款基于FPGA的加速平臺，通過IBM的一致性加速器處理器接口(CAPI)，實(shí)現(xiàn)FPGA與POWER8 CPU順暢的連接。這一可重新配置的硬件加速器在FPGA和處理器之間有共享虛擬存儲器，顯著提高了高性能計算(HPC)和數(shù)據(jù)中心應(yīng)用的系統(tǒng)性能、效率和靈活性。在超級計算2014年度大會上，Altera和IBM展示的幾種POWER8系統(tǒng)能夠使用FPGA實(shí)現(xiàn)連續(xù)加速。　　通過與OpenPOWER基金會一起工作，Altera和IBM開發(fā)了非常靈活的異構(gòu)計算解決方案，
關(guān)鍵字： Altera IBM FPGA