fpga-pwm 文章進(jìn)入fpga-pwm技術(shù)社區(qū)

Achronix的Speedcore? Custom Blocks定制單元塊為數(shù)據(jù)加速系統(tǒng)再添動(dòng)力

　　Achronix今日宣布為其eFPGA IP解決方案推出Speedcore custom blocks定制單元塊。Achronix Speedcore eFGPA嵌入式FPGA可加速數(shù)據(jù)密集的人工智能(AI)/機(jī)器學(xué)習(xí)、5G移動(dòng)通信、汽車先進(jìn)駕駛員輔助系統(tǒng)(ADAS)、數(shù)據(jù)中心和網(wǎng)絡(luò)應(yīng)用; Speedcore custom blocks定制單元塊可以大幅度地提升性能、功耗和面積效率，并支持以前在FPGA獨(dú)立芯片上無法實(shí)現(xiàn)的
關(guān)鍵字： Achronix FPGA

英特爾FPGA 支持阿里云的加速即服務(wù)

　　今天，英特爾?宣布英特爾現(xiàn)場(chǎng)可編程門陣列 (FPGA) 為阿里巴巴集團(tuán)的云計(jì)算部門—阿里云的加速即服務(wù)(Acceleration-as-a-Service)提供支持。加速服務(wù)可通過阿里云網(wǎng)站提供，支持客戶在云中開發(fā)與部署加速器解決方案，以便應(yīng)用到人工智能推理、視頻流分析、數(shù)據(jù)庫加速和需要密集型計(jì)算的其他領(lǐng)域?！　∮⑻貭?nbsp;FPGA 支持的加速即服務(wù)也被稱作阿里云 F1 實(shí)例，支持用戶通過即購即用的模式獲得云加速服務(wù)，從而節(jié)省前期的硬件投資?！　?/li>
關(guān)鍵字：英特爾 FPGA

EDA技術(shù)與FPGA設(shè)計(jì)應(yīng)用詳解

　　摘要：eda技術(shù)是現(xiàn)代電子設(shè)計(jì)技術(shù)的核心，它在現(xiàn)代集成電路設(shè)計(jì)中占據(jù)重要地位。隨著深亞微米與超深亞微米技術(shù)的迅速發(fā)展，fpga設(shè)計(jì)越來越多地采用基于vhdl的設(shè)計(jì)方法及先進(jìn)的eda工具。本文詳細(xì)闡述了eda技術(shù)與fpga設(shè)計(jì)應(yīng)用?！　￡P(guān)鍵詞：電子設(shè)計(jì)自動(dòng)化;現(xiàn)場(chǎng)可編程門陣列;復(fù)雜可編程邏輯器件;專用集成電路;知識(shí)產(chǎn)權(quán);甚高速集成電路硬件描述語言　　引言　　---21世紀(jì)是電子信息產(chǎn)業(yè)主導(dǎo)的知識(shí)經(jīng)濟(jì)時(shí)代，信息領(lǐng)域正在發(fā)生一場(chǎng)巨大變革，其先導(dǎo)力量和決定性因素正是微電子集成電路。硅片技術(shù)的日益成
關(guān)鍵字： EDA FPGA

相比GPU和GPP，F(xiàn)PGA是深度學(xué)習(xí)的未來？

相比GPU和GPP，F(xiàn)PGA是深度學(xué)習(xí)的未來？-相比GPU和GPP，F(xiàn)PGA在滿足深度學(xué)習(xí)的硬件需求上提供了具有吸引力的替代方案。憑借流水線并行計(jì)算的能力和高效的能耗，F(xiàn)PGA將在一般的深度學(xué)習(xí)應(yīng)用中展現(xiàn)GPU和GPP所沒有的獨(dú)特優(yōu)勢(shì)。同時(shí)，算法設(shè)計(jì)工具日漸成熟，如今將FPGA集成到常用的深度學(xué)習(xí)框架已成為可能。未來，F(xiàn)PGA將有效地適應(yīng)深度學(xué)習(xí)的發(fā)展趨勢(shì)，從架構(gòu)上確保相關(guān)應(yīng)用和研究能夠自由實(shí)現(xiàn)。
關(guān)鍵字：機(jī)器學(xué)習(xí) FPGA GPU GPP

基于FPGA加速機(jī)器學(xué)習(xí)算法

基于FPGA加速機(jī)器學(xué)習(xí)算法-AI因?yàn)槠銫NN（卷積神經(jīng)網(wǎng)絡(luò)）算法出色的表現(xiàn)在圖像識(shí)別領(lǐng)域占有舉足輕重的地位。基本的CNN算法需要大量的計(jì)算和數(shù)據(jù)重用，非常適合使用FPGA來實(shí)現(xiàn)。上個(gè)月，Ralph Wittig（Xilinx CTO Office的卓越工程師）在2016年OpenPower峰會(huì)上發(fā)表了約20分鐘時(shí)長(zhǎng)的演講并討論了包括清華大學(xué)在內(nèi)的中國各大學(xué)研究CNN的一些成果。
關(guān)鍵字：機(jī)器學(xué)習(xí) FPGA

工程師必須要知道的FPGA引腳信號(hào)分配原則

工程師必須要知道的FPGA引腳信號(hào)分配原則-現(xiàn)在的FPGA向引腳分配信號(hào)的任務(wù)曾經(jīng)很簡(jiǎn)單，現(xiàn)在也變得相當(dāng)繁復(fù)。
關(guān)鍵字： FPGA FPGA引腳

剖析FPGA在汽車系統(tǒng)設(shè)計(jì)中的關(guān)鍵作用

剖析FPGA在汽車系統(tǒng)設(shè)計(jì)中的關(guān)鍵作用-選擇不同的微控制器系列時(shí)，軟件的兼容性是主要的障礙。大多數(shù)公司在軟件的開發(fā)、測(cè)試和驗(yàn)證方面已經(jīng)進(jìn)行了大量的投入。因此，將設(shè)計(jì)轉(zhuǎn)換到一個(gè)新的架構(gòu)時(shí)，通常需要復(fù)雜且代價(jià)高昂的軟件移植。
關(guān)鍵字： FPGA 汽車電子微控制器

如何用單個(gè)賽靈思FPGA數(shù)字化數(shù)百個(gè)信號(hào)

如何用單個(gè)賽靈思FPGA數(shù)字化數(shù)百個(gè)信號(hào)-　　在新型賽靈思 FPGA 上使用低電壓差分信號(hào)（LVDS），只需一個(gè)電阻和一個(gè)電容就能夠數(shù)字化輸入信號(hào)。由于目前這一代賽靈思器件上提供有數(shù)百個(gè) LVDS 輸入，理論上使用單個(gè) FPGA 就能夠數(shù)字化數(shù)百個(gè)模擬信號(hào)。
關(guān)鍵字：賽靈思 FPGA LVDS

工程師談FPGA時(shí)序約束七步法

工程師談FPGA時(shí)序約束七步法-時(shí)序例外約束包括FalsePath、MulticyclePath、MaxDelay、MinDelay。但這還不是最完整的時(shí)序約束。
關(guān)鍵字： FPGA PCB 接口電路

FMC+ 標(biāo)準(zhǔn)將嵌入式設(shè)計(jì)推到全新的高度

FMC+ 標(biāo)準(zhǔn)將嵌入式設(shè)計(jì)推到全新的高度-更新后的 FPGA 夾層卡規(guī)范提供無與倫比的高 I/O 密度、向后兼容性。
關(guān)鍵字：嵌入式 FPGA

如何擴(kuò)展 FPGA 的工作溫度范圍

如何擴(kuò)展 FPGA 的工作溫度范圍-　　任何電子器件的使用壽命均取決于其工作溫度。在較高溫度下器件會(huì)加快老化，使用壽命會(huì)縮短。但某些應(yīng)用要求電子產(chǎn)品工作在器件最大額定工作結(jié)溫下。以石油天然氣產(chǎn)業(yè)為例來說明這個(gè)問題以及解決方案。
關(guān)鍵字：賽靈思 XA6SLX45 FPGA

如何使用FPGA加速機(jī)器學(xué)習(xí)算法

如何使用FPGA加速機(jī)器學(xué)習(xí)算法-　　當(dāng)前，AI因?yàn)槠銫NN（卷積神經(jīng)網(wǎng)絡(luò)）算法出色的表現(xiàn)在圖像識(shí)別領(lǐng)域占有舉足輕重的地位?；镜腃NN算法需要大量的計(jì)算和數(shù)據(jù)重用，非常適合使用FPGA來實(shí)現(xiàn)。上個(gè)月，Ralph Wittig（Xilinx CTO Office的卓越工程師）在2016年OpenPower峰會(huì)上發(fā)表了約20分鐘時(shí)長(zhǎng)的演講并討論了包括清華大學(xué)在內(nèi)的中國各大學(xué)研究CNN的一些成果。
關(guān)鍵字： FPGA GPU AuvizDNN

基于ARM和FPGA的多路電機(jī)控制方案

基于ARM和FPGA的多路電機(jī)控制方案-專用控制器由ARM(LPC2214)、FPGA(EP2C5T144C8)、驅(qū)動(dòng)器接口電路、編碼器接口電路、限位檢測(cè)電路和電源電路等組成，ARM通過串口實(shí)現(xiàn)與上位機(jī)之間的通信，解析從上位機(jī)獲得的控制指令，并通過FPGA產(chǎn)生相應(yīng)輸出信號(hào)給驅(qū)動(dòng)器接口，驅(qū)動(dòng)器接口外接驅(qū)動(dòng)器。
關(guān)鍵字： arm fpga 電機(jī)控制

高品質(zhì)開關(guān)電源的可靠性設(shè)計(jì)技巧

高品質(zhì)開關(guān)電源的可靠性設(shè)計(jì)技巧-開關(guān)電源一般采用單端正激式、單端反激式、雙管正激式、雙單端正激式、雙正激式、推挽式、半橋、全橋等八種拓?fù)?，首先我們要選擇最適合的電路拓?fù)洹?/li>
關(guān)鍵字： PWM 開關(guān)電源

詳解FPGA開發(fā)流程中每一環(huán)節(jié)的物理含義和實(shí)現(xiàn)目標(biāo)

詳解FPGA開發(fā)流程中每一環(huán)節(jié)的物理含義和實(shí)現(xiàn)目標(biāo)-FPGA的開發(fā)流程是遵循著ASIC的開發(fā)流程發(fā)展的，發(fā)展到目前為止，F(xiàn)PGA的開發(fā)流程總體按照?qǐng)D1進(jìn)行，有些步驟可能由于其在當(dāng)前項(xiàng)目中的條件的寬度的允許，可以免去，比如靜態(tài)仿真過程，這樣來達(dá)到項(xiàng)目時(shí)間上的優(yōu)勢(shì)。
關(guān)鍵字： FPGA