fpga+dsp 文章 進入fpga+dsp技術社區(qū)
基于FPGA的同步測周期高精度數(shù)字頻率計的設計
- 摘 要：本文介紹了一種同步測周期計數(shù)器的設計，并基于該計數(shù)器設計了一個高精度的數(shù)字頻率計。文中給出了計數(shù)器的VHDL編碼，并對頻率計的FPGA實現(xiàn)進行了仿真驗證，給出了測試結果。關鍵詞：頻率計；VHDL；FPGA；周期測量 在現(xiàn)代數(shù)字電路設計中，采用FPGA結合硬件描述語言VHDL可以設計出各種復雜的時序和邏輯電路，具有設計靈活、可編程、高性能等優(yōu)點。本文將介紹一種基于FPGA，采用同步測周期的方法來實現(xiàn)寬頻段高精度數(shù)字頻率計的設計。 圖1 同步測周期計數(shù)器
- 關鍵字： FPGA VHDL 頻率計 周期測量
自上而下直到物理實現(xiàn)的DSP設計流程
- 引言世界正處于高科技下一波快速增長的開端， DSP已經(jīng)成為業(yè)界公認的、將按指數(shù)增長的技術焦點。目前，大多數(shù)DSP設計已經(jīng)能在半導體生產(chǎn)商(如T1、ADI、Freescale等)提供的通用DSP芯片上實現(xiàn)。通用處理器的價格相對比較便宜，并且有高質(zhì)量和廉價的編程工具、方便快速實現(xiàn)DSP算法的支持，但開發(fā)人員更希望在原型創(chuàng)建和調(diào)試過程中能進行重新編程。圖1 通用DSP處理器的性能與通信領域需要的DSP處理性能的比較速度的需要現(xiàn)在，對電子系統(tǒng)的性能要求已經(jīng)超過了通用DSP處理器的能力。圖1顯示了由寬帶
- 關鍵字： DSP
數(shù)字頻率合成器的FPGA實現(xiàn)
- 介紹了DDFS的原理和Altera公司的FPGA器件ACEX 1K的主要特點，給出了用ACEX 1K系列器件EP1K10TC144－1實現(xiàn)數(shù)字頻率合成器的工作原理、設計思路、電路結構和仿真結果。
- 關鍵字： FPGA 數(shù)字頻率合成器
fpga+dsp介紹
您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條
fpga+dsp電路
fpga+dsp相關帖子
fpga+dsp資料下載
fpga+dsp專欄文章
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473